

# 内置 51 微处理器和 4 路 10 位 A/D RF 430/868/915MHz 系统级单片无线收发芯片

# nRF9E5

#### 特性:

- 内置 nRF905 433/868/915MHz 收发器
- 内嵌 8051 微控制器
- 4 输入 10 位 80kspsAD 转换器
- 工作电压: 1.9-3.6V
- 封装: 32pin QFN (5×5mm)
- 极少的外围元件
- 内部 VDD 电源监控
- 掉电模式时工作电流: 2.5 µA
- 最大输出功率: +10 dBm
- 频道切换时间 650µs
- 低 MCU 供电电流 1mA, 4MHz@3V
- 适合高频应用
- 载波检测功能
- 低供电电流,发射时的典型值为 11mA@-10dBm,接收时的典型值为 12.5mA

# 应用领域:

- ◆ 无线数据通讯
- ◆ 报警和安全系统
- ◆ 自动测试系统
- ◆ 家庭自动化控制
- ◆ 遥控装置
- ◆ 监测
- ◆ 车辆安全系统
- ◆ 工业控制
- ◆ 无线通信
- ◆ 电信终端

# 概述:

nRF9E5是真正的系统级无线射频收发芯片,内嵌高性能8051MCU,4通道12位ADC。内置nRF905收发器,包括所有nRF905芯片特性,可以工作在Shockburst<sup>TM</sup>模式下(自动处理前缀,地址和CRC),最大程度的抑制了噪声,工作电压范围为1.9V-3.6V。nRF9E5符合FCC标准和ETSI EN300 220-1标准。

#### 快速参考数据:

参数	值	单位
最低供电电压	1.9	V
温度范围	-40~+85	$^{\circ}$
在发射功率为-10dBm 时的发射电流	11	mA
接收模式下的电流	12.5	mA
微控制器 4MHz@3volt 时的供电电流	1	mA
ADC 工作电流	0.9	mA
最大发射功率	10	dBm
数据传输率	100	kbps
灵敏度	-100	dBm
低功耗模式下工作电流	2.5	μΑ

表 1. nRF9E5 快速参考数据

# 分类信息:

型号	描述	版本		
nRF9E5 IC	32L QFN 5*5mm	-		
nRF9E5-EVKIT433	评估套件 433MHz	1.0		
nRF9E5-EVKIT 868/915	评估套件 868/915MHz	1.0		

表 2. nRF9E5 分类信息



# 结构框图:




图 1. nRF9E5 结构框图



## 目录:

- 1. 概述
  - 1.1 微控制器
  - 1.2 脉宽调制 PWM
  - 1.3 连续可编程接口 SPI
  - 1.4 端口逻辑
  - 1.5 电源管理
  - 1.6 低频时钟,RTC 唤醒定时器,GPIO 唤醒装置和看门狗
  - 1.7 XTAL 振荡器
  - 1.8 AD 转换器
  - 1.9 无线电收发器
- 2. 电气性能
  - 2.1 各种操作模式下的供电电流
- 3. 引脚分配
- 4. 引脚功能
- 5. 系统时钟
- 6. 数字输入/输出端口
  - 6.1 复位期间输入输出端口性能
  - 2.2 P0 端口
  - 3.3 端口 P1(P1 或 SPI 端口)
- 7. 模拟接口
  - 7.1 晶振规格
  - 7.2 天线输出
  - 7.3 ADC 输入
  - 7.4 参考电流
  - 7.5 数字电源去藕
- 8. AD 转换器和无线收发器的内部接口
  - 8.1 P2----无线发送及通用 IO 口
- 9. 无线收发器子系统(nRF905)
  - 9.1 RF 工作模式
  - 9.2 nRF ShockBurst 模式
  - 9.3 待机模式
  - 9.4 输出功率调整
  - 9.5 调制
  - 9.6 输出频率
  - 9.7 载波检测
  - 9.8 地址匹配
  - 9.9 数据装备就绪
  - 9.10 自动重发
  - 9.11 RX 低功耗模式
- 10. AD 转换器子系统
  - 10.1 AD 转换器
  - 10.2 AD 转换器的使用
  - 10.3 AD 转换器采样及时序
- 11. 无线收发器和 AD 转换器的配置
  - 11.1 内部 SPI 寄存器配置
  - 11.2 SPI -指令设置
  - 11.3 SPI 时序
  - 11.4 RF 寄存器配置说明
  - 11.5 ADC-寄存器配置说明
  - 11.6 状态寄存器说明



- 11.7 RF-配置寄存器内容
- 11.8 ADC 配置寄存器内容
- 11.9 ADC 数据寄存器内容
- 11.10 状态寄存器内容
- 12. 无线收发器子系统时序
  - 12.1 转换时间
  - 12.2 ShockBurst TX 时序
  - 12.3 ShockBurst RX 时序
  - 12.4 前导码
  - 12.5 空中传输时间
- 13. SPI
- 14. PWM
- 15. 中断
  - 15.1 中断特殊功能寄存器
  - 15.2 中断处理
  - 15.3 中断屏蔽
  - 15.4 中断优先级
  - 15.5 中断采样
  - 15.6 中断响应
  - 15.7 掉电模式下的中断响应
  - 15.8 单步操作
- 16. 低频时钟唤醒功能和看门狗
  - 16.1 低频时钟
  - 16.2 "滴答"校准
  - 16.3 RTC 唤醒定时器
  - 16.4 可编程 GPIO 唤醒功能
  - 16.5 看门狗
  - 16.6 看门狗和唤醒功能的可编程接口
  - 16.7 复位
- 17. 节能模式
  - 17.1 标准 8051 节能模式
  - 17.2 附加掉电模式
- 18. 微控制器
  - 18.1 存储结构
  - 18.2 外部 EEPROM 编程模式
  - 18.3 指令设置
  - 18.4 指令时序
  - 18.5 双数据指针
  - 18.6 特殊功能寄存器(SFR)
  - 18.7 nRF9E5 特有特殊功能寄存器
  - 18.8 定时器/计数器
  - 18.9 串行接口
- 19. 封装尺寸
- 20. PCB 设计和去耦指南
- 21. 应用举例
  - 21.1 环形天线的连接
  - 21.2 环形天线的连接, PCB 设计举例
  - 21.3 单端 50Ω 天线
  - 21.4 单端 50Ω 天线, PCB 设计实例.
  - 21.5 片内 nRF905 芯片配置
- 22. 极限范围
- 23. 专业术语注释



#### 1. 总体概述:

本章将对图 1 中的各部分做一简单说明。

#### 1. 1 微控制器

nRF9E5 的片内微控制器与标准 8051 兼容。指令时序与标准 8051 稍有区别,典型的区别是: nRF9E5 片内微控制器的指令周期为 4 到 20 个时钟周期,8051 为 12 到 48 个时钟周期。中断控制器支持 5 个扩展中断源: ADC 中断, SPI 中断, 两个无线收发中断、一个唤醒中断。微控制器内有 3 个与 8052 相同的定时器。一个与 8051 相同的串行通讯端口 UART。 CPU 备有两个数据指针,使得片外 RAM 存取数据变得更为方便。系统时钟频率由晶体振荡器提供。

#### 1.1.1 存储器结构

微处理器中有 256 字节的数据 RAM(与 8052 一致,高半部分只能通过寄存器间接寻址)和 512 字节的 ROM, ROM 中为引导程序,上电复位或软件复位后,处理器自动执行 ROM 引导区中的代码,将用户程序从 EEROM 加载到内部 4K 的 RAM 中,这个 4KB 的 RAM 也可以作存储数据用。

#### 1.1.2 导入 EEPROM/FLASH

nRF9E5 的程序代码必须要从片外存储器装载,默认使用的存储器为带有 SPI 接口的 EEPROM"25320一族"。 这类存储器供电电压可以低至 1.8V。SPI 接口使用 MISO (EEPROM 的 SDO 脚), SCK (连接到 EEPROM 的 SCK 脚), MOSI (EEPROM 的 SDI 脚), EECSN (EEPROM 的 CSN 脚)。当程序完全装载后,MISO,MOSI 和 SCK 引脚就可以用于别的用途了,比如用于连接其他的 SPI 装置或者通用输入/输出口。

#### 1.1.3 存储器映射

大部分nRF9E5的特殊功能寄存器与标准8051完全相同。但nRF9E5也有一些附加的特殊功能寄存器。 nRF9E5特殊功能寄存器地址映射如表3所示。灰色标识部分寄存器与标准8051相同的。注意: P0, P1和P2口的地址和8051相同,但在功能上稍有区别。

	X000	X001	X010	X011	X100	X101	X110	X111
F8	EIP						HWREV	
F0	В							
E8	EIE							
E0	ACC							
D8	EICON							
D0	PSW							
<b>C8</b>	T2CON		RCAP2L	RCAP2H	TL2	TH2		
C0								
B8	IP							CKLF CON
B0		RSTREA S	SPI _DATA	SPI _CTRL	SPI CLK	TICK_ DV	CK_ CTRL	TEST_ MODE
A8	IE	PWM CON	PWM DUTY	REGX _MSB	REGX _LSB	REGX _CTRL		
<b>A</b> 0	P2							
98	SCON	SBUF						
90	P1	EXIF	MPAGE	P0_DRV	P0_DIR	P0_ALT	P1_DIR	P1_ALT
88	TCON	TMOD	TL0	TL1	TH0	TH1	CKCON	SPC_FNC
80	P0	SP	DPL0	DPH0	DPL1	DPH1	DPS	PCON

表 3 SFR 存储器映射表

#### **1.2 PWM**

nRF9E5 有一个可编程脉宽调制输出,它是 P0.7 的复用脚。PWM 可通过编程设置成 6,7,8 位脉宽调制。占空比通过设置一个 8 位寄存器可设置在 0%和 100%间。

#### 1.3 **SP**I

nRF9E5 以 SPI 接口控制为特点。SPI 的 3 根数据线(MISO, SCK 和 MOSI)具有多种复用功能。SPI 硬件不产生片选择信号。设计人员可以通过 GPIO 来设置一个或多个外部 SPI 的片选。EECSN 引脚是通用 I/O 接口,它在这里作为导入 EEPROM 的片选端。



#### 1.4 端口逻辑

nRF9E5 有一 8 位的通用双向口(P0 口)。另外,4 个 SPI 也可以用作通用 IO 口(P1 口)。大部分通用 I/O 口都可以通过编程设置为第二功能,第二功能包括: RXD、TXD,SPI、3 个定时器/计数、PWM 输出等。

#### 1.5 电源管理

nRF9E5 可通过编程设置成多种低功耗模式,并且 ADC 和 RF 子系统可通过编程控制开关。在掉电模式下,CPU 停止工作,所有 RAM 和寄存器冻结在他们的原有状态,但是看门狗,RTC 唤醒时钟和 GPIO 唤醒功能仍正常工作。在掉电模式、晶振停止工作时电流消耗的典型值是 2.5μA。

唤醒定时器被激活、看门狗复位或 P0 口任意触发时系统退出掉电模式。

#### 1.6 低频时钟, RTC 唤醒定时器, GPIO 唤醒功能和看门狗

nRF9E5 内部包括一个常开的低频率时钟 CKLF。当晶振工作时,CKLF=4kHz。当晶振不工作,VDD=1.8V 时,CKLF 是一个不能被禁止的低功耗 RC 振荡器。RTC 唤醒定时器、GPIO 唤醒功能和看门狗都工作在 CKLF 作用下,以保证关键功能在掉电模式下能够运行。

RTC 唤醒定时器是一个 24 位可编程减一计数器,看门狗是一个 16 进位可编程减一计数器。看门狗和唤醒定时器的时间通过设置可从 300μs 到 80ms 不等,默认值为 1ms。唤醒定时器由应用程序控制起停。看门狗在一次复位后被禁止。RTC 唤醒定时器溢出时可输出一个可编程脉冲给 IO 口。

GPIO 唤醒功能是通过软件设置 P0 口,使一个或几个引脚具有唤醒功能。通过边缘触发方式(上升沿、下降沿或者两者兼有)和消抖滤波器分别对各脚进行编程。

#### 1.7 XTAL 振荡器

微控制器、AD 转换器和无线收发器都是在同一个晶振周期下工作。可使用的晶振频率范围为: 4~20MHz。详细情况见章节7.1。通过软件编程可设置晶振的起停。

# 1.8 **AD 转换器**

nRF9E5 含一 10 位线性 AD 转换器, 其转换速率为 80ksps。 AD 转换器参考电压可通过软件选择 A<sub>ref</sub> 输入或内部带隙参考电压 1.22V。AD 转换器有 5 个输入可通过软件选择。AD 转换器的典型应用是启动/停止模式, 采样时间是由软件来控制的, 默认状态下是 10 位的, 如有特殊需要, AD 转换器可以软件设置为 6 位、8 位和 12 位转换器。AD 转换器也可以应用在差分模式下, 当 AINO 作为负输入端时, AIN1~AIN3 作为正输入端。

# 1.9 无线电收发器

电路的无线收发部分和 nRF905 的射频收发部分功能是完全相同的。数据准备就绪信号(DR),载波监测信号(CD)和地址匹配信号(AM)可以软件设置为 MCU 中断源或通用 IO 口输入信号。nRF905 是一个 433/868/915 MHz 的射频收发装置,它由频率发生器,功率放大器,调制器和接收单元组成。输出功率和频率等配置内容可以通过 SPI 接口编程配置。TX 模式下的工作电流为 11 mA,RX 模式下的工作电流为 12.5 mA。射频收发器的节能模式可以通过软件来控制开关。

#### 2. 电气特性

符号	参数 (条件)	备注	最小值	典型值	最大值	单位
	工作条件					
VDD	供电电压		1.9	3.0	3.6	V
TEMP	工作温度		-40	27	+85	${\mathbb C}$
	数字输入/输出脚					
V <sub>IH</sub>	高电平输入电压		VDD-0.3		VDD	V
$V_{\rm IL}$	低电平输入电压		VSS		0.3*VDD	V
C <sub>i</sub>	电容				5	PF
$I_{iL}$	漏电流				±10	nA
$V_{OH}$	高电平输出电压(I <sub>OH</sub> = -0.5mA)		VDD-0.3		VDD	V



				,,,	` `
V <sub>OL</sub>	低电平输出电压 (I <sub>OL</sub> = 0.5mA)	VSS		0.3	V
	一般电气特性	•	•	•	•
IPD	掉电模式下供电电流		2.5		μA
	一般 RF 条件	<u>.</u>			•
fop	工作频率	430		928	MHz
<b>f</b> xtal	晶体频率	4		20	MHz
Δf	频率偏移	±42	±50	±58	kHz
BR	数据传输率		50		kbps
FCH_433	433MHz 频道间隔		100		kHz
FCH_868/915	868/915MHz 频道间隔		200		kHz
	发射操作	l .			
PrF10	设置输出功率为 10dBm	7	10	11	dBm
PrF6	设置输出功率为 6dBm	3	6	9	dBm
PRF-2	设置输出功率为-2dBm	-6	-2	2	dBm
PRF-10	设置输出功率为-10dBm	-14	-10	-6	dBm
P <sub>BW</sub>	20dB 带宽的调制载波		190		kHz
ITX10dBm	输出功率为 10dBm 时的工作电流		30		mA
ITX-10dBm	输出功率为-10dBm 时的工作电流		11		mA
	接收操作	<u> </u>	L	l .	_L
Irx	接收模式时的工作电流		12.5		mA
RXsens	灵敏度在 0.1%BER		-100		dBm
RXMAX	最大接收信号	0			dBm
C/Ico	C/I CO-通道		13		dB
C/I1ST	第一邻近频道选择 C/I 200 kHz		-7		dB
C/I2ND	第二邻近频道选择 C/I 400 kHz		-16		dB
C/I1M	镜像抑制		-30		dB

表 4 nRF9E5 电气特性

符号	参数(条件)	备注	最小值	最大值	典型值	单位
	ADC 工作条件	•				
DNL	差分非线性频率 fin=0.9991 kHz			±0.5		LSB
INL	积分非线性频率 fin=0.9991 kHz			±0.75		LSB
SNR	信噪比(直流输入)			59		dBFS
Vos	最小偏移量			±1		%FS
εG	增益误差			±1		%FS
SNR	信噪比 fin=10 kHz		53	58		dBFS
SFDR	动态干扰 fin=10 kHz			65		dB
Vbg	内部参考电压		1.1	1.22	1.3	V
	内部参考电压偏移			100		Ppm/℃
Vfs	参考电压输入(外部参考)		0.8		1.5	V
Fs	转换率				125	ksps
Iadc	ADC 工作电流			1		mA
Tnpd	ADC 掉电启动时间			15		μs

表 5 nRF9E5 AD 转换器电器性能详述



# 2.1 各种操作模式下的典型供电电流

工作模式	晶振频率	典型电流值
轻度掉电模式	4MHz	0.4mA
中度掉电模式	4MHz	100μΑ
待机模式	4MHz	12μΑ
深度掉电模式	-	2.5μΑ
MCU 工作在 0.5MHz 3V 供电条件下	4MHz	0.55mA
MCU 工作在 1MHz 3V 供电条件下	4MHz	0.6mA
MCU 工作在 2MHz 3V 供电条件下	4MHz	0.7mA
MCU 工作在 4MHz 3V 供电条件下	4MHz	0.9mA
MCU工作在8MHz3V供电条件下	8MHz	1.4mA
MCU 工作在 12MHz 3V 供电条件下	12MHz	1.8mA
MCU 工作在 16MHz 3V 供电条件下	16MHz	2.2mA
MCU 工作在 20MHz 3V 供电条件下	20MHz	2.6mA
433MHz下接收模式 Rx	16MHz	12.2mA
868/915MHz 下接收模式 Rx	16MHz	12.8mA
节能模式 Rx	16MHz	10.5mA
10dBm 下发送模式 Tx	16MHz	30mA
6dBm 下发送模式 Tx	16MHz	20mA
-2dBm 下发送模式 Tx	16MHz	14mA
-10dBm 下发送模式 Tx	16MHz	9mA

表 6 各种操作模式下的典型供电电流

# 3. 引脚分配




图 2 nRF9E5 引脚分配



# 4. 引脚功能

17月11日	名称	功能	说明
1	P01	数字输入输出	双向数字输入输出
2	P02	数字输入输出	双向数字输入输出
3	P03	数字输入输出	双向数字输入输出
4	VDD	电源	工作电源(+3V DC)
5	VSS	电源	地 (0V)
6	P04	数字输入输出	双向数字输入输出
7	P05	数字输入输出	双向数字输入输出
8	P06	数字输入输出	双向数字输入输出
9	P07	数字输入输出	双向数字输入输出
10	MOSI	SPI 接口	SPI 输出
11	MISO	SPI 接口	SPI 输入
12	SCK	SPI 时钟	SPI 时钟
13	EECSN	SPI 使能	SPI 使能,低有效
14	XC1	模拟输入	晶体震荡器1脚/外部时钟输入脚
15	XC2	模拟输出	晶体震荡器 2 脚
16	VSS	电源	地 (0V)
17	VDD	电源	电源(+3V DC)
18	VSS	电源	地 (0V)
19	VDD_PA	电源输出	给 nRF905 功率放大器提供的
			+1.8V 电源
20	ANT1	RF-端口	天线接口1
21	ANT2	RF-端口	天线接口 2
22	VSS	电源	地 (0V)
23	IREF	模拟输入	参考电流
24	VSS	电源	地 (0V)
25	VDD	电源	电源(+3V DC)
26	AIN3	模拟输入	ADC 输入3
27	AIN2	模拟输入	ADC 输入 2
28	AIN1	模拟输入	ADC 输入 1
29	AIN0	模拟输入	ADC 输入 0
30	AREF	模拟输入	ADC 参考电压
31	DVDD_1V2	电源输出	数字电源去藕输出
32	P00	数字输入输出	双向数字输入输出

表 7 nRF9E5 功能

## 5. 系统时钟

处理器时钟频率是由晶振提供的。射频收发器可以设置成 0.5、1、2 或者 4MHz。系统时钟的产生过程如图 3 所示。在应用中通常将 XOF 设置成与实际晶振频率值相同。




图 3: nRF9E5 系统时钟产生过程

nRF9E5 片内有一低频时钟一直处于工作状态,它能保证当掉电晶振停止工作时保存系统重要信息。 详见 16 章介绍。



#### 6. 数字输入/输出口

nRF9E5 有两个与 8051 相同的输入/输出口 P0 和 P1,这两个端口是 CMOS 驱动的双向 IO 口,其方向 受 DIR 和 ALT 位控制,见下表:

引脚	默认功能	第二功能	SPI_CTRL!=01
EECSN	P1.3		P1.3
MISO	SPI.数据输入		P1.2
SCK	SPI.时钟	T2 (定时器 2 输入)	P1.0
MOSI	SPI.数据输出		P1.1
P00	P0.0	GTIMER	
P01	P0.1	RXD(UART)	
P02	P0.2	TXD(UART)	
P03	P0.3	INT0_N(interrupt)	
P04	P0.4	INT1_N(中断)	
P05	P0.5	T0(定时器 0 输入)	
P06	P0.6	T1(定时器 1 输入)	
P07	P0.7	PWM	

表 8 端口功能

# 6.1 复位期间 IO 口状态

在复位期间,与P0口相关的引脚为输入状态,与P1口相关的引脚为SPI控制口。当程序开始执行时, 所有IO口都处在复位状态,程序通过设置寄存器 ALT 和 DIR来设定IO口输入/输出方向。

#### 6.2 P0 □

P0 口通过 P0\_ALT 和 P0\_DIR 进行设置。若 P0\_ALT.n = 1,则引脚 P0.n 具有 UART、外部中断、定时器输入或脉宽调制输出功能; RXD 方向取决于 P0\_DIR.1 的值。若要使用 INT0\_N 或 INT1\_N 作为中断,则必须使用 P0\_ALT.3 / P0\_ALT.4 的第二功能。若未置 P0\_ALT.n=1,则相应的 P0.n 作为通用 IO 口使用,其方向由 P0\_DIR.n 确定。

⊋l H±n	P0_ALT.n,P0_DIR.n 值										
引脚	10	)	11	1	00 01	1					
P00	GTIMER	Out	GTIMER	Out	P0.0	Out	P0.0	In			
P01	RXD	Out	RXD	In	P0.1	Out	P0.1	In			
P02	TXD	Out	TXD	Out	P0.2	Out	P0.2	In			
P03	INT0_N	In	INT0_N	In	P0.3	Out	P0.3	In			
P04	INT1_N	In	INT1_N	In	P0.4	Out	P0.4	In			
P05	T0	In	T0	In	P0.5	Out	P0.5	In			
P06	T1	In	T1	In	P0.6	Out	P0.6	In			
P07	PWM	Out	PWM	Out	P0.7	Out	P0.7	In			

表 9 P0 口功能设置表

P0 口特殊功能寄存器地址: 0x80, 0x93, 0x94 和 0x95, 如下表:

SFR 地址	R/W	位数	初始值	名称	功能
0x 80	R/W	8	0x FF	P0	端口 0,P00~P07
0x 93	R/W	8	0x 00	P0_DRV	端口0驱动能力:0:使能,1:禁止
					(见 6.2.1 详述)
0x 94	R/W	8	0x FF	P0_DIR	P0 口数据传输方向: 0:输出 1:输入
0x 95	R/W	8	0x 00	P0_ALT	设置 P0 口相应位的复用功能
					(见表9所列)

表 10 P0 口控制及 SFR 寄存器设置



#### 6.2.1 大电流驱动能力

当 PO DRV 相应位置 1 时, PO 口的奇数位可输出大电流, 偶数位可输入大电流。

# 6.3 P1 口 (P1 或者 SPI 口)

P1口有4个引脚,其中一个引脚作为输入。P1的主要功能是当SPI\_CTRL=01时作SPI口用。引脚EECSN作为EEPROM的片选信号,通用IO P0口也可以作为其它SPI设备的片选信号使用。

当不使用 SPI 口时,要将 P1\_ALT.0 设为 0 (此时 P1.0 为 GPIO,定时器 2 被禁止,MOSI (P1.1)为通用 IO 口,MISO (P1.2)为输入口)。,此时不必考虑 P1\_DIR.2 和 P1\_ALT.2。EECSN (P1.3)脚通常作为 IO 口,EECSN 应连接在 flash 的 CSN 上,在默认状态下,当程序下载完复位后被激活。

				SP	I_CTRL!=(	)1		
引脚	SPI_CTRL=01		P1_	ALT.n=1		P1_ALT.	n=0	
			_		P1_D1	R.n=0	P1_D	[R.n=1
SCK	SPI.时钟	Out	T2	In	P1.0	In	P1.0	Out
MOSI	SPI 数据输出	Out	P1.1	I/O	P1.1	In	P1.1	Out
MISO	SPI 数据输入	In	P1.2	In	P1.2	In	P1.2	In
EECSN	P1.3	Out	P1.3	I/O	P1.3	In	P1.3	Out

表 11 端口 1 功能

P1 口特殊功能寄存器地址为 0X90. 0X96 和 0X97, 并且只使用其中的低四位, 如下表:

SFR 地址	R/W	位数	初始值	名称	功能
0x90	R/W	4	0x 0F	P1	P1 口,引脚 SPI_SCK, SPI_MOSI, SPI MISO 和 SPI CSN
0x 96	R/W	4	0x 04	P1_DIR	决定 P1 口方向: 0: 输出 1: 输入
0x 97	R/W	4	0x 00	P1_ALT	对 P1 各脚的复用功能进行设置

表 12: P0 口控制及 SFR 寄存器设置

默认状态下 P1 口作为 SPI 端口, 其特殊功能寄存器地址为 0xB2, 0xB3 和 0xB4, 见表 33。

# 7. 模拟接口

#### 7.1 晶振规格

晶振规格包括精度误差、温度误差及老化误差

频率	CL	ESR	$C_{Omax}$	868/915/MHZ 时误差	433MHZ 时误差
4MHz	12pF	150Ω	7.0pF	±30ppm	±60ppm
8 MHz	12Pf	100Ω	7.0pF	±30ppm	±60ppm
12MHz	12pF	100Ω	7.0pF	±30ppm	±60ppm
16MHz	12pF	100Ω	7.0pF	±30ppm	±60ppm
20MHz	12pF	100Ω	7.0pF	±30ppm	±60ppm

表 13 nRF9E5 的晶振规格

为了能达到低功耗和快速启动的目的,建议使用表中容值较小的电容,典型应用为  $C_L$  =12pF,但也可增大到 16pF,晶振最好并联一电容,取值最好为 Co=1.5pF,但考虑成本因素通常以  $Co\_max=7.0pF$  代替 Co=1.5pF。

# 7.2 天线输出

ANT1 和 ANT2 脚提供稳定的射频输出给天线。这两个脚或通过射频扼流圈,或通过天线双极的中心点连接到直流电源 VDD\_PA。从 ANT1 和 ANT2 的输出端看进去其负载阻抗应该在 200-700 $\Omega$  范围内。通过电路匹配或射频变压器可以获得较低的阻抗(例如  $50\Omega$ )。其它关于 RF 变压器结构和匹配的信息可在应用举例章节看到。

#### 7.3 ADC 输入

ADC 模数转换器有四个模拟输入和一个基准电压输入端,模拟输入端的选择是由ADC CONFIG REG 寄存器的 CHSEL 来选择的。



#### 7.4 参考电流

为了得到精确的内部偏置电压,需接精度较高的电阻,对 RF9E5 来说,通常在引脚 IREF 和地之间接一阻值为 22kΩ误差为1%的电阻。

#### 7.5 数字电源去耦

nRF9E5 有一内部调节器,用来调节数字部分的功耗最小。片上电源去耦是很有必要的,应在DVDD\_1V2 和地之间接一10nF 的电容,并且地应尽可能的贴近芯片,这一点请参看 PCB 布线和去耦指南,以了解更多的布线信息。

#### 8. AD 转换器和收发器的内部接口

#### 8.1 P2-无线发射通用 IO 口

无线收发器是由 P2 口来控制的, P2 口的地址与 8051 相同。但是因无线收发器集成在片内, P2 口不再是双向口。为了匹配无线电收发器子系统的需要, P2 口锁存电压值与标准 8051 也有所不同。

无线收发器是通过 P2 口特殊功能寄存器的 SPI CTRL 来控制的:

SFR 地址	R/W	位数	初始值	名称	功能
A0	R/W	8	04	P2	NRF905 无线电收发器和 AD 转换器子系统的 IO
					接口
В3	R/W	2	0	SPI_CTRL	00->不用 SPI
					01->SPI 与端口 P1 相连接
					1x->SPI 与 nRF905/AD 相连接

表 14 nRF905 433/868/915MHz 收发器子系统控制寄存器—SFR 0xA0 和 0xB3

P2 口寄存器各位相当于 nRF905 各, 见表 15,各引脚的命名方法与 nRF905 的命名方法是一致的。

P2 寄存器位: 功能	相应的 nRF905 收发器引脚名称
读:	
7: nRF905 收发器地址匹配	AM
6: nRF905 收发器载波检测	CD
5: nRF905 收发器数据就绪	DR
4: ADC 转换结束	EOC
3:0 (未使用)	
2: nRF905 收发器和 ADC SPI 数据输出(SBMISO)	MISO
1:0(未使用)	
0: 0(未使用)	
写:	
7: (未使用)	
6: (未使用)	
5: nRF905 收发器使能接收器功能	TRX_CE
4: nRF905 收发器发射/接收选择	TX_EN
3: nRF905 收发器和 ADC SPI 芯片选择(SBCSN)	CSN
2: (未使用)	
1: nRF905 收发器和 ADC SPI 数据 (SBMOSI)	MOSI
0: nRF905 收发器和 ADC SPI 时钟(SBSCK)	SCK

表 15 P2 特殊功能寄存器——SFR 0xA0, 默认初始值是 0x08.

备注: 当 SPI CTRL=1x 时,有一些引脚不受控制,见表 14.

# 8.1.1 通过 SPI 接口来控制收发器

通常利用 SPI 口而非通用 IO 口与无线收发器通讯,见表 33。当 SPI\_CTRL 是'0x01'时,所有无线收发引脚都直接跟他们各自的端口引脚相连接,SPI 功能在软件上实现。






图 4 无线收发器接口

# 8.1.2 复位过程中 P2 口状态

复位期间, P2 口输出状态为默认值。当程序执行时其仍保持在原默认状态,直到写 P2 寄存器为止。

#### 9. 收发器子系统(nRF905)

#### 9.1 RF 工作模式

处理器运行过程中收发器具有两种工作模式: RX 和 TX 模式: 一种节能模式。

#### 9.1.1 工作模式:

- •ShockBurst RX
- •ShockBurst TX

# 9.1.2 节能模式

●待机状态下 SPI-编程

收发器的工作模式是通过对 TRX CE, TX EN 进行设置而确定的。

TRX_CE	TX_EN	工作模式
0	X	待机和 SPI-编程模式
1	0	ShockBurst RX 模式
1	1	ShockBurst TX 模式

表 16 收发器的工作模式

#### 9.2 nRF ShockBurst 模式

nRF905采用Nordic公司的VLSI ShockBurst技术,使nRF9E5能够进行高速的数据传输。nRF905将所有高速射频协议集成在芯片内部,与微控制器相连部分只是简单的SPI口,数据传输的速率取决于微控制器本身接口的的速度。ShockBurst<sup>TM</sup> 模式实现低速数据输入高速数据输出从而使系统的平均功耗最小。在ShockBurst<sup>TM</sup> RX模式下,当地址接收正确、有效信号接收完毕后由AM和DR通知MCU。在ShockBurst<sup>TM</sup> TX 模式下,nRF905自动生成CRC校验,当数据发送完后由DR通知MCU。




#### 典型 ShockBurst TX:

- 1.当 MCU 有要发送的数据时,通过 SPI 口将接收节点的地址和有效数据写入 nRF905。
- 2. MCU 设置 TRX CE, TX EN 为高来激活 nRF905 ShockBurst 进行传输。
- 3. nRF905 ShockBurst:
  - •无线系统自动上电
  - ●数据包的完整性(加前缀和 CRC 校验码)
  - ●数据包的发送(100kbps, GFSK, 曼切斯特编码)
  - ●当发射任务完成 DR 置高
- 4. 如果 AUTO RETRAN 为高电平,则 nRF905 不停的重发数据包,直至 TRX CE 为低。
- 5.当 TRX CE 被设置为低时, nRF905 结束数据的发送并进入待机模式。

不管在发送过程中 TRX\_EN 和 TX\_EN 的状态如何,ShockBurst<sup>TM</sup>模式确保数据能够发送完成,当数据发送完成后其它设置才能生效。详见后面章节介绍。

为了测试,如天线调谐和测量发射功率,可以让发射机发射不变的载波。为此,必须让 TRX\_CE 保持为高,而不是一个脉冲。另外,自动重发必须禁止。当数据脉冲被发射完成后,发射机将连续发射未调制的载波。



NB: 在下列条件下, DR 在被设置为高以后将变低: 如果 TX\_EN 被设置为低图 5: nRF905 的数据发送流程图



#### 典型 ShockBurst RX:

- 1. 通过设置 TRX\_CE 高, TX\_EN 低来选择 ShockBurst RX 模式
- 2. 650us 后, nRF905 监测空中信号
- 3. 当 nRF905 发现与接收频率相同的载波时,载波检测(CD)变高
- 4. 当 nRF905 接收到有效地址时,地址匹配(AM)被置高
- 5. 当 nRF905 接收到有效数据包(CRC 校验正确)时, nRF905 去掉前导码, 地址和 CRC 位, 数 据准备就绪(DR)被置高
  - 6.MCU 设置 TRX CE 低,进入待机模式(低功耗模式)
  - 7.MCU 以合适的速率通过 SPI 接口读出数据
  - 8. 当接收完所有数据后, nRF905 将 AM 和 DR 置低
  - 9. 此时 nRF905 将准备进入 ShockBurst RX, ShockBurst TX 或掉电模式。

如果在接收过程中 TRX\_CE 或 TX\_EN 的状态改变,nRF905 将立刻改变模式,并且数据包丢失。但是, 如果 MCU 检测到 AM 信号, MCU 就知道 nRF905 正在接收数据, 然后决定是等待 DR 信号还是改变模式。




图 6:nRF905 数据接收流程图



#### 9.3 待机模式

待机模式可以将系统平均电流消耗降到很小,在没有数据收/发时可以保证快速进入 $ShockBurst^{TM}$  RX和 $ShockBurst^{TM}$  TX模式。在待机模式下晶振正常工作,并且配置字的内容保持不变。

#### 9.4 输出功率调节

nRF905 的功率放大器可以通过寄存器配置成四种不同的输出功率。通过降低输出功率,可以降低总的发送功率。

功率设置	RF 输出功率	直流电流消耗				
00	-10dBm	11.0mA				
01	- 2dBm	14.0 mA				
10	+6dBm	20.0 mA				
11	+10dBm	30.0 mA				
条件: VDD=3V, VSS=0V, TA=27℃, 负载阻抗=400Ω						

表 17 nRF905 输出功率设置

#### 9.5 调制

nRF905 采用 GFSK 调制方式。偏移值: ±50 KHz,数据发送速率: 100kbps。通过 GFSK 调制后的有效传输带宽比 FSK 调制后的带宽更宽。数据在内部进行曼切斯特编码(TX)和曼切斯特解码(RX)。就是说,数据传输有效的连接速率是 50kbps。采用内部曼切斯特编解码,微控制器不需要制定编解码规则。

#### 9.6 输出频率

nRF905 的 RF 工作频率由配置寄存器中的 CH\_NO 和 HFREQ\_PLL 设置。工作频率由以下公式给出: for=(422.4+ CH NO/10)\*(1+ HFREQ PLL)MHz

当 HFREQ PLL="0",通道频差为 100 KHz,当 HFREQ PLL="1",:	通道频差为 200KHz,
---	---------------

工作频率	HFREQ_PLL	CH_NO
433.0MHz	[0]	[001001100]
433.1MHz	[0]	[001101011]
433.2MHz	[0]	[001101100]
433.7MHz	[0]	[001111011]
868.0MHZ	[1]	[001010110]
868.2MHZ	[1]	[001110101]
868.4MHZ	[1]	[001110110]
868.8MHZ	[1]	[001111101]
902.2MHZ	[1]	[100011111]
902.4MHZ	[1]	[100100000]
902.8MHZ	[1]	[110011111]

表 18 工作频率设置举例

#### 9.7 载波检测

当 nRF905 工作在 ShockBurst  $^{TM}$  RX 模式时,在信道内有 RF 载波出现时 CD 脚被置高,有效的避免了与其它收发器在相同频道发送数据的冲突。当设备准备发送数据时首先进入接收模式,并检测信道是否可以用于发送数据(信道是否空闲,简单的传输前监听应用)。将 CD 设置为低功耗模式对于射频发送系统的节能是很益的。典型的 CD 值设置是将其设置为比灵敏度低 5 dB,例如:如果灵敏度是-100dBm 那么载波检测信号就可以检测到-105dBm 的载波信号,低于-105dBm 的信号被认为是低(0V),高于-95dBm 的信号被认为是高电平(0Vdd),在-105dBm 到-95dBm 之间的信号被认为是无效的。

#### 9.8 地址匹配

当 nRF905 工作在 ShockBurst TM RX 模式时,当收到有效数据及地址时 AM 脚被置高。nRF905 实际上是在 DR 为高之前就已经开始接收数据了。如果接收完数据时 DR 脚状态仍为低,例如 CRC 校验结果错误,



则在数据接收结束后 AM 被置低。此功能对于 MCU 来说是非常有用的,当 AM 脚为高时,MCU 可以决定是等待并观测 DR 是否被置高(标志一个有效的数据包已接收完毕),或者放弃接收并改变工作模式。

#### 9.9 数据准备就绪

数据准备就绪信号(DR)可以大幅降低 MCU 软件编程的复杂性。在 ShockBurst  $^{TM}$  TX 模式下,当一个完整的数据包传送后 DR 置高,通知 MCU 数据已经发送完毕,可进行下一步工作。当开始传输新数据或转变工作模式时 DR 脚被置低。在 ShockBurst  $^{TM}$  TX 自动重发数据模式下,在开始发送前导码时 DR 置高,在前导码发送结束后置低,因此,DR 信号在每次数据发送开始时产生一高电平脉冲。在 ShockBurst  $^{TM}$  RX 模式下,当 nRF905 接收完一个有效的数据包后(有效地址、包长度,CRC 校验)DR 置高,此时 MCU可以通过 SPI 口将数据读出。数据被读出或设备转换工作模式后,DR 脚置低。

#### 9.10 自动重发

在有噪声干扰或没有碰撞调节的情况下应用 nRF905 的自动重发功能可以很方便的提高系统的可靠性。通过设置寄存器中 AUTO\_RETRAN 位为'1'启动自动重发模式,在自动重发模式下,在 TRX\_CE 和 TX\_EN 位为高时系统不断的发送相同的数据包,直至 TRX\_CE 变低。

#### 9.11 低功耗接收模式

当 nRF905 灵敏度不需要很高时,为了使电池的使用寿命最大, nRF905 提供一种低功耗模式, 在这种模式下,接收电流从 12.5mA 降低到 10.5mA,灵敏度也降低到-85dBm ±10dB。在一些情况下我们希望 nRF905 是工作在低功耗模式下,利用检测 CD 值来判断信道是否空闲这种低功耗模式是极佳的选择。

#### 10.AD 转换器子系统

#### 10.1 AD 转换器

nRF9E5的AD转换器是一10位的线性转换器,在低频信号及滤波器的作用下可以增大到12位。AD转换器的基准电压是:AREF或内部带隙参考电压(1.22V)。

默认状态下 AD 转换器是 10 位的,如有特殊要求,也可以设置成 6,8,12 位转换模式。AD 转换器也可以应用在其它模式下,比如 AIN0 输入一负电压,AIN1~AIN3 作为放大输入端。

AD 转换器有两个寄存器 ADC\_CONFIG\_REG 和 ADC\_DATA\_REG。在 11 章 STATUS\_REGISTER 中对 AD 转换器状态位作了详细介绍。

输入频道的选择直接由 START\_ADC\_CONV 控制, CHSEL 的值从 0 到 3 分别对应选择 AIN0 到 AIN3, 若 CHSEL 设置为 1xxx 则 nRF9E5 提供给 AD 转换器内部电压: VDD/3~1.22V。

AD 转换的结果将保存在 ADC\_DATA\_REG 寄存器中。数据存储形式如表 19 所示由 ADC\_RL\_JUST 来决定。

ADC_	ADC	# bit	ADC_DATA_REG[15:0]							
RL_JUST	_RESCTRL		High	byte [15	5:8]		Low b	yte [7:	0]	
0	00	6	ADCI	ATA[5	:0]					
0	01	8	ADCI	ATA[7	:0]				·0'	
0	10	10	ADCI	ATA[9	:0]					
0	11	12	ADCI	DATA[1	1:0]					
1	00	6						ADCI	DATA[5	5:0]
1	01	8		·0'			ADCI	ATA[7	·:0]	
1	10	10	ADCDATA[9:0]							
1	11	12			ADCI	DATA[1	1:0]			

表 19 数据在 ADC DATA REGISTER 寄存器中的存储形式

溢出状态保存在 STATUS REGISTER 寄存器中的 ADC RFLAG 中。

当 ADC PWR UP=0 时, AD 转换器功能被禁止。

AD 转换器的指令在表 21 中给出。



#### 10.2 AD 转换器的使用

#### 10.2.1 使用外部参考电压时的测量值

当 VFSSEL=1, CHSEL 选择一个输入 AINi(AIN0 到 AIN3), AD 转换的结果 ADCDATA 与 V<sub>AINi</sub>/V<sub>AREF</sub> 成正比:

另有一种近似计算公式:

$$V_{AINi} - V_{AIN0} = V_{AREF} \cdot (ADCDATA - 2^{N-1})/2^{N}$$

上式中的 N 是 RESCTRL 所设置的位数。

此工作模式通常选择外部电压源供电,如图解7所示。电阻R1用来保证AREF≤1.5V。




Figure 7 Typical use of AD with 2 ratiometric inputs.

#### 10.2.2 使用内部参考电压时的测量值

当 VFSSEL=0, CHSEL 选择一个输入 AINi (AIN0 到 AIN3), AD 转换的结果 ADCDATA 与 V<sub>AINi</sub>/1.22 成正比:

另有一种近似计算公式为:

$$V_{AINi} - V_{AIN0} = 1.22*(ADCDATA - 2^{N-1})/2^{N}$$

上式中的 N 是 RESCTRL 所设置的位数。

# 10.2.3 供电电压的计算

当 CHSEL 设置成 1xxx 时,AD 转换器将使用内部带隙参考电压(1.22V),转换结果与 VDD 成正比。  $V_{DD}$ =3.66\*(ADCDATA/2<sup>N</sup>)

上式中的N是RESCTRL所设置的位数。



#### 10.3 AD 转换器采样和时序

AD 转换器通过 ADC\_CONFIG\_REG 寄存器中的 CSTASRT 位由低变高或通过设置指令 START ADC CONV来初始化。在这两种情况下,当 RACSN=1,转换由 ADCCLK 的上升沿开始执行。

当 ADCRUN=0 时,执行转换,并且当转换结果保存在 ADC\_DATA\_REG 寄存器中时,EOC 将产生一个脉冲。如果 CSTARTN=0 或者一个新的 START\_ADC\_CONV 指令被执行,则先前的转换变为无效。转换时间 tconv 取决于分辨率。

#### Tconv=N/2+3 ADCCLK cycles

在这里 N 是分辨率的位数。图 8 所示是一 10 位转换器。





图 8: 单步转换时序图

当 ADCRUN=1 时,ADC 会连续转换。转换周期 tcycle 是每单步转换的时间。每当新的转换结果存储在 ADC DATA REG 寄存器中时,EOC 产生一个脉冲。

# Tcycle=N/2+1 ADCCLK cycles

在这里 N 是分辨率的位数。图 9 所示是 ADCRUN=1 时的 10 位 AD 转换器。



ADC 转换时钟频率(ADCCLK)为 500 kHz, 表 20 所示 tcvcles 作用下的分辨率

分辨率(位数)	Tcycles(μs)	采样频率(kspls)
6	8	125
8	10	100
10	12	83.3
12	14	71.4

表 20 ADC 分辨率和最大的采样频率。



#### 11.收发器和 AD 转换器配置

所有无线收发器和 AD 转换器子系统的配置都是通过系统内部 SPI 口完成的。连接电路包括 7 个寄存器, SPI 指令决定执行哪个操作。SPI 接口只能在无线收发器处于待机模式时才能使用。

## 11.1 片内 SPI 寄存器配置

SPI 接口由 7 个内部寄存器组成。执行寄存器的回读模式来读取寄存器的内容




图 10: SPI-接口的七个内部寄存器

## 状态寄存器(Status-Register)

寄存器包含数据就绪(DR)和地址匹配(AM)状态,ADC\_End\_Of\_Conversion 和ADC\_Ready\_Flag 状态。

#### ADC-寄存器配置

寄存器包含 ADC 设置信息,比如分辨率控制,频道选择,连续或者单一转换模式。

# ADC-数据-寄存器

寄存器包含 AD 转换结果.

#### RF 配置寄存器(RF-Configuration Register)

寄存器包含无线收发器的频率,输出功率等配置信息。

#### 发送地址(TX-Address)

寄存器包含目标地址。地址长度由配置寄存器设置。

#### 发送数据(TX-Payload)

寄存器包含发送的 ShockBurst 数据包数据。字节长度由配置寄存器设置。

#### 接收数据(RX-Payload)

寄存器包含接收到的有效数据,字节长度由配置寄存器设置。在寄存器中的有效数据由数据准备就绪 (DR=1) 指示。



#### 11.2 SPI 指令设置

用于 SPI 接口的常用命令见下表。当 CSN=0 时,SPI 接口开始等待指令。任何一条新指令均由 CSN 的由高到低的转换开始。

	无线收发器和 AD 转换器子系统指令						
指令名称	指令格式	操作					
W_CONFIG	0000AAAA	写配置寄存器。AAAA:写操作的起始地址。					
(WC)							
R_CONFIG	0001AAAA	读配置寄存器。AAAA: 读操作的起始地。					
(RC)							
W_TX_PAYLOAD	0010 0000	写 TX 有效数据: 1-32 字节。写操作全部从 0 字节开始。					
(WTP)							
R_TX_PAYLOAD	0010 0001	读 TX 有效数据: 1-32 字节。读操作全部从 0 字节开始。					
(RTP)	0010 0010						
W_TX_ADDRESS	0010 0010	写 TX 地址: 1-4 字节。写操作全部从 0 字节开始					
(WTA)	0010 0011						
R_TX_ADDRESS (RTA)	0010 0011	读 TX 地址: 1-4 字节。读操作全部从 0 字节开始。					
R RX PAYLOAD	0010 0100	读 RX 有效数据: 1-32 字节。读操作全部从 0 字节开始。					
(RRP)	0010 0100	医KA 有双数站: 1-32 于 1。 医珠下土即然 0 于 17 归。					
R ADC DATA	0100 000A	读 ADC 数据。A:读操作起始位置					
(RAD)	0100 00011	K ADC WILL ALL MALE					
WR ADC CONFIG	0100 0100	写 ADC 配置寄存器: 1~3 字节。写操作通常从 0 字节开始					
- (WAC)							
R_ADC_CONFIG	01000110	读 ADC 配置寄存器: 1~3 字节。写操作通常从 0 字节开始					
(RAC)							
CHANNEL_CONFIG	1000 pphc	快速设置配置寄存器中 CH_NO,HFREQ_PLL 和 PA_PWR 的专用命令。					
(CC)	cccc cccc	CH_NO=cccccccc; HFREQ_PLL=h; PA_PWR=pp					
START_ADC_CONV	1100	ADC 转换起始脚:参考输入-ssss=CHSEL					
(SAV)							

表 21: 无线收发器 AD 转换器子系统指令设置

# 11.3 SPI 时序

在时钟的上升沿 SPI 接口输入数据或输出数据。时钟频率由单片机决定(1 Hz~10 MHz)。必须在一种节能模式下 SPI 寄存器内容才能被读或写。




图 12: 内部 SPI 写操作时序。



无线收发器和 AD 转换器的 SPI 接口由微控制器的 P2 口控制。也就是,SCK, MOSI,MISO 和 CSN 分别是 P2.0, P2.1, P2.2 和 P2.3。详细描述可以在第 8 章中找到。

# 11.4 RF 配置-寄存器说明

11.4 KF 配直-1		
参数	位宽	说明
CH_NO	9	同 HFREQ_PLL 一起设置收发器频率(默认值=001101100b=180d)
		$f_{RF} = (422.4 + CH_NO_d/10) *(1 + HFREQ_PLL_d)MHz$
HFREQ_	1	设置 PLL 在 433 或 868/915MHz 模式 (默认值=0):
PLL		0: 芯片工作在 433MHz 频段
		1: 芯片工作在 868/915MHz 频段。
PA_PWR	2	输出功率(默认值=00)。
_		00: -10dBm 01: -2dBm
		10: +6dBm 11: +10dBm
RX RED	1	降低接收模式电流消耗至 1.6mA。灵敏度降低。(默认值=0)。
PWR		0: 正常模式
		1: 低功耗模式
AUTO	1	当 TX 寄存器的 TRX CE=1, TX EN=1 (默认值=0) 时重发数据功能:
RETRAN	1	0: 不重发数据
TED TTU II (		1: 重发数据包
RX_AWF	3	1: 星及数据已 RX 地址宽度。(默认值=100)
KA_AWI	3	
		001: RX 地址宽度为 1 字节
TV AWE	3	100: RX 地址宽度为 4 字节
TX_AWF	3	TX 地址宽度。(默认值=100)
		001: TX 地址宽度为 1 字节
		100: TX 地址宽度为 4 字节
RX_PW	6	RX 接收有效数据宽度。(默认值=100000)
		000001: RX 有效数据宽度为 1 字节
		000010: RX 有效数据宽度为 2 字节
		100000: RX 有效数据宽度为 32 字节
TX_PW	6	TX 有效数据宽度。(默认值=100000)
		000001: TX 有效数据宽度为 1 字节
		000010: TX 有效数据宽度为 2 字节
		100000: TX 有效数据宽度为 32 字节
RX_	32	RX 地址,使用字节依赖于 RX_AFW。(默认值=E7E7E7E7h)
ADDRESS UP CLK	2	输出时钟频率(默认值=11)
FREQ	2	- 10 - 10 - 10 - 10 - 10 - 10 - 10 - 10
11.22		01: 2MHZ 10: 1MHZ 11: 500KHZ
UP CLK EN	1	11: 300KHZ
OI_CLK_EN	1	
		0: 没有外部时钟 1. 外部时钟点
XOF	3	1:外部时钟信号使能
AUF	3	晶体振荡器频率,必须依据外部晶体的标称频率设置。(默认值=100)
		000: 4MHZ
ODG EN	1	100: 20MHZ 010: 12MHZ
CRC_EN	1	CRC 校验允许。(默认值=1)
GT =		0: 不允许 1: 允许
CRC_	1	CRC 模式。(默认值=1)
MODE		0: 8 位 CRC 校验位
		1: 16 位 CRC 校验位

表 22 RF 配置寄存器说明



# 11.5 ADC-配置寄存器说明

参数	位宽	说明		
CSTARTN	1	当 ADCRUN 无效时,此信号的上升沿将启动 AD 转换,		
ADCRUN	1	有效时,AD 转换器连续转换。此时可忽视 CSTARTN 的状态		
ADC_PWR_UP	1	ADC 使能		
VFSSEL	1	AD 转换器参考电压选择		
		0: 内部带隙参考电压(1.22V)		
		1: 外部引脚 AREF 参考电压(如果 CHSEL=[1xxx], 不考虑 VFSSEL 状态)		
CHSEL	4	输入通道选择:		
		0000:AIN0 0001: AIN1		
		0010:AIN2 0011:AIN3		
		1xxx: 内部 VDD/3		
RESCTRL	2	A/D 转换器分辨率:		
		00:6位 01:8位		
		10: 10 位 11: 12 位		
DIFFMODE	1	使能差分测量,AIN0输入一负电压,AIN1~AIN3作为放大输入端,		
ADC_RL_JUST	1	选择向左或者向右数据存放格式		
		0: 数据向左存放		
	1.17	1: 数据向右存放		

表格 23: ADC 配置寄存器说明

# 11.6 状态寄存器说明

参数	位宽	说明		
AM	1	地址匹配,接收到与本机地址匹配的地址数据。(见 9.8 章)		
CD	1	载波检测,接收到相同频率的载波.详细说明见 9.7 章.		
DR	1	数据就绪,接收到一包有效数据(地址和 CRC 校验正确)(见 9.9 章)		
EOC	1	转换结束,表明 AD 转换已经完成,数据存储在 ADC_DATA_REG 里.		
ADC_RFLAG	3	ADC 溢出标志:		
		RFLAG[2]: 未溢出(ADCDATA=0)		
		RFLAG[1]: 溢出(ADCDATA=2n-1)		
		RFLAG[0]: 溢出部分=RFLAG[1]或者 RFLAG[2]		

表格 24: 状态寄存器说明

#### 11.7 RF-寄存器控制字

	RF 配置寄存器 ( R/W)			
字节#	容量[7: 0],MSB=BIT[7]	初始值		
0	CH_NO[7:0]	0110_1100		
1	位[7:6]未用,AUTO_RETRAN,RX_RED_PWR,PA_PWR[1:0],	0000_0000		
	HFREQ_PLL, CH_NO[8]			
2	位[7:6] 未用,TX_AFW[2:0],位[3] 未用, RX_AFW[2:0]	0100_0100		
3	位[7:6] 未用,RX_PWR[5:0]	0010_0000		
4	位[7:6] 未用,TX_PWR[5:0]	0010_0000		
5	RX 地址 0 字节	E7		
6	RX 地址 1 字节	E7		
7	RX 地址 2 字节	E7		
8	RX 地址 3 字节	E7		
9	CRC_模式, CRC 校验允许,XOF[2:0], UP_CLK_EN, UP_CLK_FREQ[1:0]	1110_0111		

表格 25: RF 配置寄存器控制字



发送载波信号(R/W)				
字节#	容量[7: 0]bit,MSB=bit[7]	初始值		
0	TX_PAYLOAD[7:0]	X		
1	TX_PAYLOAD[15:8] X			
		X		
30	TX_PAYLOAD[247:240]	X		
31	TX_PAYLOAD[255:248]	X		

表格 26: 发送数据寄存器

发送地址信号(R/W)				
字节#	容量[7: 0],MSB=BIT[7]	初始值		
0	TX_ADDRESS[7:0]	E7		
1	TX_ADDRESS [15:8]	E7		
2	TX_ADDRESS [23:16]	E7		
3	TX_ADDRESS [31:24]	E7		

表格 27: 发送地址寄存器

接收载波信号(R)				
字节#	容量[7: 0],MSB=BIT[7]	初始值		
0	RX_PAYLOAD[7:0]	X		
1	RX_PAYLOAD[15:8]	X		
		X		
30	RX_PAYLOAD[247:240]	X		
31	RX_PAYLOAD[255:248]	X		

表 28: 接收数据寄存器

## 11.8 ADC 配置寄存器目录

ADC 配置寄存器 (R/W)				
字节#	容量[7: 0],MSB=BIT[7]	初始值		
0	控制:CHSEL(7:4),VFSSEL,PWR_UP,ADCRUN,CSTARTN	0000_0001		
1	未启动 ADC 时:位(7:4) 未用,ADC_RL_JUST,DIFFMODE,RESCTRL(1:0)	0000_0010		

表 29: ADC 配置寄存器

#### 11.9 ADC 数据寄存器

110 110 C 30 11 H				
ADC 数据寄存器				
字节# 容量[7: 0], MSB=BIT[7] 初始值				
0 Left or right justified data from ADC X				
1	Left or right justified data from ADC	X		

表 30: ADC 数据寄存器

#### 11.10 状态寄存器

状态寄存器			
字节#	**   容量[7: 0], MSB=BIT[7]   初始值		
0	AM, CD, DR, EOC, ADC_RFLAG(2:0), 奇偶校验	X	

表 31: 状态寄存器

所有寄存器的长度都是固定的。但是,当用 ShockBurstRX/TX 模式时 TX\_PAYLOAD, RX\_PAYLOAD, TX\_ADDRESS, RX\_ADDRESS 的字节长度可以通过寄存器设置。在进入节能模式时寄存器中的内容均不丢失。



# 12.接收器子系统时序

nRF905 的操作必须服从以下时序。

# 12.1 装置转换时间

64 14	
nRF905 时序	最大值
STBY→TX ShockBurst 模式	650us
STBY→RX ShockBurst 模式	650us
RX ShockBurst→TX ShockBurst 模式	550us
TX ShockBurst→RX ShockBurst 模式	550us

表 32: nRF905 的转换时间

备注: 1)接收与发送之间的模式转换可以不必重新编程配置寄存器。工作频率保持不变。

# 12.2 ShockBurst™ TX时序





图 13: 从 Standby 模式到 ShockBurst TX 模式时序图

当一个数据包传输完成时,器件自动进入 Standby 模式,并且等待下一个 TRX\_CE 脉冲。如果自动重发功能被允许,数据包将连续不断地传输,直到 TRX\_CE 变低。

# 12.3 ShockBurst™RX时序



图解 14: 从 Standby 模式到 ShockBurst RX 模式时序图



数据就绪信号(DR)被置高后,一个有效的数据包已经存储在接收寄存器中。数据包可以在 Standby 模式下被读出。数据包被读出后,数据就绪信号(DR)和地址匹配信号(AM)被置低。

#### 12.4 前导码

系统在每包数据包发射之前都会自动加前导码,此前导码是以位为顺序编排的,nRF905 前导码是 10 位的。 $T_{preamble}=200us$ .

# 12.5 空中传输时间

空中传输时间是无线收发器的启动时间和数据包传输的总和。前导码长度,地址,有效数据和 CRC 校验组成数据包的总长度。前导码长度和启动时间是固定的,其他参数由用户通过 RF-configuration 寄存器配置。下面计算公式给出 TOA 的计算方法:

 $TOA = t_{startup} + t_{preamble} + (N_{address} + N_{payload} + N_{CRC})/BR$ 

t<sub>startup</sub>和 t<sub>preamble</sub>分别是无线系统启动时间和前导码传输时间。N<sub>address</sub>、 N<sub>payload</sub>和 N<sub>CRC</sub>分别是地址、有效数据和 CRC 校验的长度(位)。BR 是波特率,在这里是 50kbps.

#### 13. SPI

nRF9E5 SPI 是一个信号缓冲装置。复用的 3 根数据线可以用作通用 IO 口、射频收发器和 AD 转换子系统。SPI 在硬件上不能产生任何片选信号。引导程序以 EECSN 作为 EEPROM 的片选信号。P2.3 是专门用于选择射频收发器或 AD 转换子系统的。通用 IO 口 P0 可以用于外部其它从 SPI 的选择信号。

SPI 是由特殊功能寄存器 SPI DATA, SPI CTRL 和 SPICLK	来控制的.	具体说明见表 33
---	-------	-----------

SFR	R/W	位数	初始值	名称	功能
地址					
B2	R/W	8	0	SPI_DATA	SPI 数据输入输出
В3	R/W	2	0	SPI_DATA	00->SPI 未使用,没有时钟产生
					01->SPI 连接到端口 1(见表 11)
					10->SPI 连接到 nRF905 收发器(见表 15)
B4	R/W	4	0	SPICLK	SPI 时钟分频:
					0000: 1/2 CPU 时钟频率
					0001: 1/2 CPU 时钟频率
					0010: 1/4 CPU 时钟频率
					0011: 1/8 CPU 时钟频率
					0100: 1/16 CPU 时钟频率
					0101: 1/32 CPU 时钟频率
					0110: 1/64 CPU 时钟频率
					其他: 1/64 CPU 时钟频率

表 33 SPI 特殊功能寄存器。

#### 14. PWM

nRF9E5 PWM 输出是一个单道 PWM 输出,有两个寄存器接口. 第一个寄存器: 脉宽调制控制寄存器 PWMCON 使能 PWM 并设置周期长度(脉宽调制宽度)。第二个寄存器: PWMDUTY 设置 PWM 占空比,设置 PWMDUTY 寄存器后,新值立即生效

通过改变 PWM 特殊功能寄存器改变 PWM 频率及占空比见下表。 在晶体频率为 16MHz 时, PWM 的频率范围通常在 1~253kHz 之间。

PWMCON[7:6] (Number of bits)	PWM frequency	PWMDUTY (duty cycle)
00 (0)	0 (PWM module inactive)	0
01 (6)	$f_{XO} \cdot \frac{1}{63 \cdot (PWMCON[5:0]+1)}$	PWMDUTY[5:0] 63
10 (7)	$f_{XO} \cdot \frac{1}{127 \cdot (PWMCON[5:0]+1)}$	PWMDUTY[6:0] 127
11 (8)	$f_{XO} \cdot \frac{1}{255 \cdot (PWMCON[5:0]+1)}$	<u>PWMDUTY</u> 255

表格 34: PWM 频率和占空比



脉宽调制特殊功能寄存器地址: 0xA9 和 0xAA

SFR	R/W	位数	初始值	名称	功能	
地址						
A9	R/W	8	0	PWMCON	PWM 控制寄存器:	
					7-6: 使能/周期长度选择	
					00: 禁止 PWM 功能	
					01: 周期长度是 6 位.	
					10: 周期长度是 7 位.	
					11: 周期长度是 8 位.	
					5:0 PWM 频率预定标器因子(看下面的表格)	
AA	R/W	8	0	PWMDUTY	PWM 负载周期(根据周期长度 6 到 8 位)	

表 35: PWM 特殊功能寄存器控制字.

## 15.中断

nRF9E5 支持以下中断源.

中断信号	自然优先级	中断向量	标志位	使能	控制	说明
INT0_N	1	0x03	TCON.1	IE.0	IP.0	外部中断低电平有效,可配置为边缘触发
						方式和电平触发方式
TF0	2	0x0B	TCON.5	IE.1	IP.1	定时器0中断
INT1_N	3	0x13	TCON.3	IE.2	IP.2	外部中断低电平有效可配置为边缘触发
						方式和电平触发方式
TF1	4	0x1B	TCON.7	IE.3	IP.3	定时器1中断
TI 或 RI	5	0x23	SCON.0(RI)	IE.4	IP.4	串行端口的接收/发送中断
			SCON.1(TI)			
TF2 或	6	0x2B	T2CON.7(TF2)	IE.5	IP.5	定时器 2 中断
EXF2			T2CON.6(EXF2)			
INT2	8	0x43	EXIF.4	EIE.0	EIP.0	内部 ADC EOC(AD 转换结束)中断
INT3	9	0x4B	EXIF.5	EIE.1	EIP.1	内部 SPI READY 中断
INT4	10	0x53	EXIF.6	EIE.2	EIP.2	内部无线电数据就绪(DR)中断
INT5	11	0x5B	EXIF.7	EIE.3	EIP.3	内部无线电地址匹配(AM)中断
WDTI	12	0x63	EICON.3	EIE.4	EIP.4	内部唤醒(GPIO 唤醒和 RTC 定时器)中断

表 36 nRF9E5 中断源

## 15.1 中断 SFRs

与中断有关的特殊功能寄存器及对应地址:

- -IE-SFR 0xA8(表 37)
- -IP-SFR 0xB8(表 38)
- -EXIF-SFR 0x91(表 39)
- -EICON-SFR 0xD8(表 40)
- -EIE-SFR 0xE8(表 41)
- -EIP-SFR 0xF8(表 42)

与标准 8051 相同, IE 和 IP 是中断使能信号及中断优先级控制单元。EXIF, EICON, EIE, 和 EIP 是扩展中断源的标志、使能控制、中断优先级控制单元。

# 表 37: IE 寄存器控制字

位	功能
IE.7	EA-全局中断控制位。EA=0 时,所有中断被禁止;当 EA=1 时,各中断由它们各自中断使能控制
	位启动或禁止。
IE.6	保留位 为 0
IE.5	ET2-定时器 2 中断使能位。ET2=0 禁止定时器 2 中断(TF2); ET2=1 启动定时器 2 中断。中断标志
	位 TF2、EXF2 。
IE.4	ES-串行端口中断使能位。.ES=0 禁止串口中断(TI 和 RI); ES=1 启动串口中断。中断标志位 TI 或
	RI
IE.3	ET1-定时器 1 中断使能位。ET1=0 禁止定时器 1 中断(TF1); ET1=1 启动定时器 1 中断。中断标志
	位 TF1



IE.2	EX1-外部中断 1 中断使能位。.EX1=0 禁止外部中断 1(INT1_N); EX1=1 启动外部中断 1
IE.1	ET0-定时器 0 中断使能位。ET0=0 禁止定时器 0 中断(TF0); ET0=1 启动定时器 0 中断。中断标志
	位 TF0
IE.0	EX0-外部中断 1 中断使能位。ET0=0 禁止外部中断 0(TF0); ET0=1 启动外部中断.

表 37 IE 特殊功能寄存器控制字

# 表 38: IP 寄存器控制字

位	功能
IP.7	保留位 为 1
IP.6	保留位 为 2
IP.5	PT2-定时器 2 中断优先级控制位。PT2=0 设置定时器 2 中断(TF2)为低优先级; PT2=1 设置定时器 2 中断为高优先级
IP.4	PS-串行端口中断优先级控制位。PS=0 设置串口中断(TI 或 RI)为低优先级;.PS=1 设置串口中断为高优先级
IP.3	PT1-定时器 1 中断优先级控制位。PT1=0 设置定时器 1 中断(TF1)为低优先级; PT1=1 设置定时器 1 中断为高优先级.
IP.2	PX1-外部中断 1 优先级控制位。PX1=0 设置外部中断 1(INT1_N)为低优先级; PT1=1 设置外部中断 1 为高优先级.
IP.1	PT0-定时器 0 中断优先级控制位。PT0=0 设置定时器 0 中断(TF0)为低优先级; PT0=1 设置定时器 0 中断为高优先级.
IP.0	PX0-外部中断 0 优先级控制位。PX0=0 设置外部中断 0(INT0_N)为低优先级; PT0=1 设置外部中断 0 为高优先级

# 表 38: IP 特殊功能寄存器控制字

## 表 39: EXIF 特殊功能寄存器控制字

	小小公吃可打 曲打印 1
位	功能
EXIF.7	IE5-中断 5 标志位。IE5=1 则探测 AM 信号上升沿(见 P2)。IE5 必须由软件清 0。使能后软件
	设置产生中断
EXIF.6	IE4-中断 4 标志位。IE4=1 则探测 DR 信号上升沿.(见 P2)。.IE4 必须由软件清 0。使能后软件
	设置产生中断
EXIF.5	IE3-中断 3 标志位。IE3=1 表明内部 SPI 模块已发射或接收了 8 位数据,等待新指令。.IE3 必
	须由软件清 0。使能后软件设置产生中断
EXIF.4	IE2-中断 2 标志位。IE2=1 则探测 ADC's 的 EOC 信号上升沿(见第 10 章)。IE2 必须由软件清
	0。使能后软件设置产生中断
EXIF.3	保留位 为1
EXIF.2-0	保留位 为 0

表 39: EXIF 特殊功能寄存器控制字

# 表 40: EICON 特殊功能寄存器控制字

位	功能
EICON.7	不用
EICON.6	保留位 为1
EICON.5	保留位 为 0
EICON.4	保留位 为 0.
EICON.3	WDTI-唤醒中断(GPIO 唤醒和 RTC 定时器)标志位。WDTI=1 表明唤醒中断产生。WDTI. 退出中断服务程序前必须由软件清 0, 否则会一直处于中断触发状态。
EICON.2-0	保留位 为 0.

表 40: EICON 特殊功能寄存器控制字



#### 表 41: EIE 特殊功能寄存器控制字

V III BIB	
位	功能
EIE.7-5	保留位 为 01
EIE.4	EWDI-RTC 唤醒定时器中断使能位。.EWDI=0 禁止唤醒定时器中断(WDTI)。EWDI=1 启动唤醒
	定时器中断。
EIE.3	EX5-中断 5 中断使能位。EX5=0 禁止中断 5 中断。EX5=1 启动中断 5 中断
EIE.2	EX4-中断 4 中断使能位。EX4=0 禁止中断 4 中断。.EX4=1 启动中断 4 中断
EIE.1	EX3-中断 3 中断使能位。EX3=0 禁止中断 3 中断。.EX3=1 启动中断 3 中断
EIE.0	EX2-中断 2 中断使能位。EX2=0 禁止中断 2 中断。.EX2=1 启动中断 2 中断

表 41: EIE 特殊功能寄存器控制字.

#### 表 42: EIP 特殊功能寄存器控制字

位	功能
EIP.7-5	保留位 为 1
EIP.4	PWDI-唤醒中断中断优先级控制位。WDPI=0 设置唤醒中断为低优先级; PS=1 设置唤醒定时器中断为高优先级.
EIP.3	PX5-中断 5 中断优先级控制位。PX5=0 设置中断 5 为低优先级; PX5=1 设置中断 5 为高优先级.
EIP.2	PX4-中断中断优先级控制位。PX4=0 设置中断 4 为低优先级; PX4=1 设置中断 4 为高优先级.
EIP.1	PX3-中断 3 中断优先级控制位。PX3=0 设置中断 3 为低优先级; PX3=1 设置中断 3 为高优先级.
EIP.0	PX2-中断 2 中断优先级控制位。PX2=0 设置中断 2 为低优先级; PX2=1 设置中断 2 为高优先级.

表 42: EIP 特殊功能寄存器控制字

# 15.2 中断处理

当有中断产生后,CPU 指向中断服务程序的入口地址,如果没有更高优先级的中断产生,则 CPU 执行本次中断的中断服务程序,每一个中断服务程序都是在执行了指令 RETI 后结束中断服务程序并返回主程序执行下一条指令。

中断服务程序只能被更高优先级的中断所打断,也就是说,低优先级的中断只能被高优先级的中断打断。CPU 总是在执行完当前指令后才转去中断服务程序。写控制字 IP, IE, EIP, 或者 EIE 都是在中断服务程序之前设好的。

#### 15.3 中断屏蔽

EA 是中断允许中控制位。当 EA=1 时,中断总允许,中断总允许后个中断的禁止活允许由各中断源的中断允许控制位进行设置。当 EA=0 时,中断总禁止,所有的中断都被禁止。在表 36 中进行了详细说明。

#### 15.4 中断优先级

有两种中断优先级行分配:用户设置优先级和默认优先级。用户设置优先级水平优于默认优先级。用户设置优先级又可以分为高优先级和低优先级,当指定优先级后,中断就有了各自的中断优先权,如表 36 中列出的。当同等级别的中断同时发生后,取决于它们的默认优先级。例如:外部中断 0 和外部中断 2 都被设置为高优先级,一旦它们同时产生后执行外部中断 0 中断。一旦执行中断服务程序后,就只有更高优先级的可以打断此中断服务程序。

#### 15.5 中断采样

当内部定时器和串口产生中断时,硬件置它们各自标志位为 1。CPU 在每一个指令周期对外部中断进行采样。

外部中断 0 和外部中断 1 通过设置 ITO 和 IT1 位设置成边沿触发或是电平触发方式。例如: 若 IT0=0,则外部中断 INT0\_N 就是电平触发方式,当 CPU 在 INT0\_N 脚采样到有效的低电平信号时,激活外部中断并置标志位 IE0=1;若 IT0=1 则外部中断 INT0\_N 就是边沿触发方式,当 CPU 采样到前一次为高电平信号后面采样连续为低电平时即为有效中断,置标志位 IE0=1。为确保不误判,中断请求信号的高电平状态和低电平状态应至少保持四个时钟周期以上。



#### 15.6 中断响应

中断响应时间取决于 CPU 的当前状态。最快的响应时间是 5 个指令周期: 一个指令周期用来查询中断标志位,四个指令周期用来执行长调用中断服务程序。中断响应时间最长为 13 个指令周期,该情况发生在当中断标志查询时,CPU 刚好在执行 RETI 指令,而接着后面要执行的指令是乘除指令时: 1 个指令周期用来查询中断标志位,3 个指令周期用来完成 RETI 指令,5 个指令周期用来执行乘除指令,4 个指令用来执行长调用指令。

因此,最长的中断延迟情况下,响应时间为: 13 x 4= 52 个时钟周期。

#### 15.7 掉电模式下的中断响应

nRF9E5 通过写寄存器 CK\_CTRL 非零值来进入掉电模式。此时 CPU 将关断时钟,并且电源调节器取决于所选用模式。系统只能通过 RTC 中断或者通用 IO 口中断或者看门狗复位中断来重启。如果有一唤醒中断产生后,系统的启动时间也加在中断响应时间里。见章节 17.2.1 介绍。

# 15.8 单步执行操作

nRF9E5 中断系统提供一种执行单步操作的编程方式,当退出中断服务程序执行 RETI 指令返回后,CPU 至少再执行一条主程序指令。即进入中断服务程序后,若想再次进入中断服务程序则 CPU 至少再执行一条指令后才能进入。对外部中断进行编程执行单步操作,如下样例:

JNB TCON.1, \$; wait for high on INT0\_N JB TCON.1, \$; wait for low on INT0\_N

RETI: return for ISR

当 INT0\_N=0 时,CPU 进入中断服务程序并等待 INT0\_N 变高,当 INT0\_N 变高后退出中断服务程序,执 行完一条指令后再进入中断服务程序。

#### 16. 低频时钟唤醒功能和看门狗

#### 16.1 低频时钟

nRF9E5 内部有一个常开的低频率时钟 CKLF。当晶振工作时,CKLF=4kHz。当晶振不工作时,CKLF 是一个低功耗不能被禁止的 RC 振荡器,当 VDD=1.8V 时连续工作。

微处理器可以通过读 CK CTRL 的状态来测试 CKLF 的状态。见表 50。

# 16.2 滴答校准

"滴答"是一个时间间隔,用来确定看门狗和 RTC 唤醒定时器的时间基准。"滴答"一次时间通常是 1ms。当 CPU 工作在掉电模式下晶振仍然工作时,"滴答"时间很精确。当 CPU 工作在深度掉电模式下,低频时钟震荡很不准确,"滴答"时间随着温度和工作电压的变化可能有 0.7ms 到 4ms 变化。就是说,当工作在掉电模式下时,看门狗复位和 RTC 唤醒的时间不再准确。

精度可以通过调整 TICK 的值来加以改进。寄存器 TICK\_DV 控制在每一次"滴答"中有几个 LP\_OSC 时钟。LP OSC 的时钟频率(1kHz 和 5kHz 之间)可以通过定时器 2 在捕捉模式下测得。

TICK 由 SFRs 0xB5 和 0xBF 来控制.

•
LF 的频率的.
$f_{cklf}$
鬲为 1 ms
频率而不是其实际值
麦 22)
<b>麦 22</b> )

表格 43 TICK 控制寄存器-SFR 0xB5



#### 16.3 RTC 唤醒定时器

RTC 是一个简单的 24 位减 1 计数器中断,当计数值为 0 时自动重新加载。在默认状态下 RTC 唤醒定时器是关闭的。在第一次写定时器寄存器低 16 位时开关闭。写完低 16 位后计数器被重新加载。只有定时器关闭时才能写定时器的高 8 位。计数器可以通过写控制寄存器操作码来再次禁止,定时器寄存器和计数值可以通过控制寄存器中相应指令给出,见表 45。

RTC 唤醒定时器唤醒 CPU 是在计数器被写后的一段时间才产生的(CPU 在将来的某个时刻被计数器唤醒)。如果计数器中已被写过数值 N,那么第一次唤醒将发生在"N+1"和"N+2"次"嘀哒"之间,,并且此后若没有禁止定时器,在每次的第"N+1"次"嘀哒"时产生中断唤醒。


唤醒定时器是一个可以产生 WDTI 中断的中断源。若系统工作在掉电状态下,不管 EIE.4 位状态怎样,中断都会强制系统退出掉电模式。

当 RTC 定时器计数器为全 0 时,nRF9E5 可以通过编程给 P00 口一个高电平脉冲,高电平脉冲的持续时间由 GTIMER 4 位给出。( $1\sim16$  个嘀哒周期)。

nRF9E5 本身不提供绝对时间的计算,但绝对时间的计算可以在软件上很好的实现,甚至是在睡眠状态下也能实现。

#### 16.4 可编程 GPIO 唤醒功能

P0 口的任何一个引脚都可以用作 nRF9E5 的唤醒信号. 唤醒信号的产生可以设置在各引脚的上升沿或者下降沿或者两个边缘都有。另外,各引脚可以通过编程实现"滤波"功能,用来抑制噪声产生的误判。



图解 15: 带有滤器功能的通用 IO 口唤醒功能

**DEBOUNCE** 相当于一个低通滤波器,在稳定的时钟频率作用下,输入转变输出。触发方式可以是上升沿触发、下降沿触发或上升沿下降沿均触发。边沿触发的延迟时间是 2 个时钟周期。见表 44 和表 47。

消抖滤波器选		边缘检测器选择		
WCON[1:0]	计数脉冲	WCON[3:2]	上升沿/下降沿触发	
00	0	00	禁止	
01	2	01	上升沿触发	
10	8	10	下降沿触发	
11	64	11	上升沿/下降沿均触发	

表 44 带有滤器功能的通用 IO 口唤醒功能寄存器配置

# 16.5 看门狗

看门狗功能通过写控制寄存器来激活。它除了产生复位外并没有其它功能。它是通过写控制寄存器产生操作码后写两个8位的数据寄存器来装载数值的。之后看门狗将不停的减1,当减到0时会复位微处理器。因此在软件正常运行时,要不断的给看门狗送值以免复位。

#### 16.6 看门狗及各唤醒功能接口程序设计

图16中给出了各模块与CPU的连接方式。RTC定时器、GPIO唤醒功能和看门狗都是由特殊功能寄存器的0xAB, 0xAC和0xAD来控制的。寄存器REGX\_MSB,, REGX\_LSB和 REGX\_CTRL可用来设置各模块工作在以CKLF为时钟基准的状态下。

16位寄存器{REGX MSB, REGX LSB}两个字节读、写的典型时序为:

写: 当 REGX CRTL.4=0(i.e. 不忙)时

写 REGX MSB,写 REGX LSB,写 REGX CTRL



读: 当 REGX\_CRTL.4=0(i.e.不忙)时

写 REGX\_CTRL, 等待直到 REGX\_CRTL.4==0(i.e.不忙)

读 REGX MSB, 读 REGX LSB

注释: 在进入 SFR 0xB6 CK\_CTRL 之前,请等待空闲.(见 57 页)




图 16 唤醒和看门狗功能结构框图

表 45 描述了 SFR 寄存器控制各功能模块,表 46 和表 47 给出了看门狗和唤醒功能寄存器各自功能。

SFR 地址	R/W	位数	初始值	名称	功能
0xAB	R/W	8	0x00	REGX_MSB	看门狗, RTC 定时器和 GPIO 唤醒寄存器的
					高半部分(高8位)
0xAC	R/W	8	0x00	REGX_LSB	看门狗,RTC 定时器和 GPIO 唤醒寄存器的
					低半部分(低8位)
0xAD	R/W	5	0x00	REGX_CTRL	对看门狗,RTC 定时器和 GPIO 唤醒控制寄
					存器
					4:寄存器接口状态"忙"(只能读)
					3: 读(0)/写(1)
					2-0: 间接寻址,见表 46 的最左边栏。

表 45 唤醒, RTC 定时器和看门狗 SFR-寄存器.

地址控制	读/写控制	位数	初始值	名称	功能
[2:0]	[3]				
0	0	16	0000	RWD	看门狗寄存器(计数)
	1	16	0000	WWD	看门狗寄存器(计数)
1	0	16	0000	RGTIMER	15-8: RTC 计数器的高位部分
					7-0: RTC 锁存器的低位部分
	1	12	000	WGTIMER	11-8: GTIMER 锁存器
					7-0: RTC 锁存器的高位部分
2	0	16	0000	RRTCLAT	小部分用来作 RTC 锁存器
	1	16	0000	WRTCLAT	小部分用来作 RTC 锁存器
3	0	16	0000	RRTC	RTC 计数器值
	1	0	-	WRTCDIS	禁止 RTC (数据无效)



4	0	9	000	RWSTA0	唤醒状态
					位 8: RTC 定时器状态
					7-0: 引脚 P07-P00 的唤醒状态
	1	16	0000	WWCON0	P03-P00 的唤醒配置。见表 47.
5	0	9	000	RWSTA1	唤醒状态(与 RWSTA0 相同)
	1	16	0000	WWCON1	P07-P04 的唤醒配置。见表 47.

表 46 间接寻址及其功能

位	WWCON1 功能	WWCON0 功能
15:14	P07 边缘选择	P03 边缘选择
13:12	P07 边缘滤器	P03 边缘滤器
11:10	P06 边缘选择	P02 边缘选择
9:8	P06 边缘滤器	P02 边缘滤器
7:6	P05 边缘选择	P01 边缘选择
5:4	P05 边缘滤器	P01 边缘滤器
3:2	P04 边缘选择	P00 边缘选择
1:0	P04 边缘滤器	P00 边缘滤器

表 47 寄存器 WWCON1 和 WWCON0 的位状态

#### 16.7 复位

nRF9E5能够通过片内的上电复位电路和看门狗电路复位

#### 16.7.1 上电复位

上电复位电路在供电电压没有达到 VDD 的最小电压时电路保持复位状态,当达到 VDD 后,内部电压源和晶体振荡器开始工作,特殊功能寄存器仍保持复位状态值,如表 62 所列。CPU 随后开始从地址 0x0000 执行程。上电复位后的启动时间取决于晶振的启动时间和低功耗状态下晶振频率(LP\_OSC),启动时间根据处理器、温度和供电电压的不同可能有 1~3ms 的差别。

#### 16.7.2 看门狗复位

看门狗复位与上电复位产生的功能是相同的,也就是说,内部电压源和晶体振荡器开始工作,特殊功能寄存器仍保持复位状态时的值如表 62 所列。CPU 随后开始从地址 0x0000 执行程。看门狗复位后的启动时间比上电复位的启动时间稍微短一些,它的启动时间根据处理器、温度和供电电压的不同可能有 0.4~2ms 的差别。

# 16.7.3 复位后程序地址

复位后程序的地址由寄存器 RSTREAS 来控制(见表 48),寄存器 RSTREAS 存储最后引起复位的复位源,并提供两种不同的程序执行起始地址。默认状态下是上电复位时的状态,从导入程序开始执行,但是看门狗复位不会重新导入程序,它是从已导入程序的地址 0 开始执行的。

SFR 地址	R/W	位数	初始值	名称	功能
0xB1	R/W	2	0x02	RSTREAS	位 0: 最后复位原因
					0: POR 复位
					1: 任何其他的复位源
					位 1: IROM 指向复位地址
					0: 复位指向 0x0000.
					1: 复位指向 0x8000.

表 48 复位控制存储器-SFR 0xB1

#### 17 节能模式

nRF9E5 提供两种标准 8051 的节能模式: 待机模式和掉电模式.为了进一步的节能,还提供几种附加掉电模式,在这几种附加掉电模式下内部电源调节器和晶振可能都停止工作。

特殊功能寄存器 PCON 控制芯片进入待机模式还是掉电保护模式,如表 49 所列。寄存器 CK\_CTRL 位控制附加掉电模式(如表 51 所示)。



位	功能
PCON.7	SMOD-串行端口波特率倍增器使能控制位。SMOD=1,串口的波特率增倍.
PCON.6-4	保留位
PCON.3	GF1-通用标志 1,标志功能由软件控制
PCON.2	GF0-通用标志 0, 标志功能由软件控制
PCON.1	STOP-掉电模式选择控制位。STOP=1 则 nRF9E5 进入掉电模式
PCON.0	IDLE-待机模式选择控制位。IDLE=1 则 nRF9E5 进入待机模式

表 49 PCON 寄存器-SFR 0x87

#### 17.1 标准 8051 节能模式

# 17.1.1 待机模式

nRF9E5 在执行完指令 IDLE=1 后进入待机模式。在待机模式下,CPU 处理器内部所有寄存器都停止工作,存储器保存当前数据。与 8051 不同的是,nRF9E5 的内部时钟仍正常工作,因此,这种方式下节能作用并不是很强。

待机模式的退出可以通过中断或看门狗复位来退出。中断产生后硬件清 IDLE 标志位并退出待机模式。 CPU 执行完中断返回指令 RETI 后再执行一条指令后返回继续执行进入中断前的程序。看门狗复位退出待机模式,当看门狗复位产生后,程序重新从地址 0x0000 开始执行。

# 17.1.2 掉电保护模式

nRF9E5 在执行完指令 STOP=1 后进入掉电保护模式。掉电保护模式与待机模式不同的是,它只能通过看门狗复位来退出掉电保护模式。因此它能够更加有效的节能

# 17.2 附加掉电模式

nRF9E5 在执行完指令给 CK\_CTRL (SFR 0xB6)写入一个非 0 值后进入附加掉电模式。在附加掉电模式下,CPU 停止工作,寄存器和存储器保存当前数据,当 CPU 收到 CK\_CTRL=1 后关断内部电源调节器和晶振。

进入附加掉电模式后,系统只能通过 P0 口、RTC 唤醒或看门狗复位来重新启动。任何一个唤醒中断产生后硬件清 CK\_CTRL 位并结束附加掉电模式。当唤醒中断产生时,当电源和时钟一重新启动 CPU 马上执行中断服务程序。执行完中断服务程序返回后 CPU 再执行一条指令后执行进入附加掉电模式前的下一条指令。看门狗复位退出附加掉电模式:当看门狗复位产生后,系统退出附加掉电模式程序重新从地址0x0000 开始执行。

SFR 地址	R/W	位数	初始值	名称	功能
0xB6	W	3	0	CK_CTRL	根据表 51 设置掉电
	R	1	-	CK_CTRL	低位装 LFCK 时钟值,高位值不定

表 50 CK\_CTRL 寄存器-SFR 0xB6

备注:在写 CK CTRL 寄存器之前,确保 RTC/ 看门狗特殊功能寄存器判忙位 0xAD 为 0。

CK_CTRL	功能	CKLF 源	XTAL	典型电流	典型启动时间
(写)			Osc		
000	正常工作模式	XTAL	On	1mA	-
001	轻度掉电	XTAL	On	0.4mA	2.5µs
010	中度掉电	XTAL	On	125μΑ	7μs
011	待机模式	LP_OSC	On	25μΑ	150µs
1	深度掉电	LP_OSC	Off	2.5μΑ	1000µs

表格 51 掉电模式

上表给出了RTC中断唤醒下的典型启动时间.在通用IO口处加滤波功能的需把滤波时间也加在内。



#### 17.2.1 复位后的启动时间

启动时间包括 LP\_OSC 周期值+XTAL 脚时钟周期值。在不同电压和温度下 fl.p\_osc 可能有 1~5.5kHz 的变化。

启动时间总结在以下的表格中:

启动原因	阶段 I	阶段 Ⅱ
	(电源和时钟)	(初始化和同步化)
上电复位	XO 启动时间(最大为 3ms)	最长: 2500 个 f <sub>xtal</sub> 周期
		0~1 个 LP_OSC 周期
看门狗复	XO 程序没有正常运行时的启	最长: 2500 个 f <sub>cpu</sub> 周期
位	动时间	0~1 个 LP_OSC 周期

表格 52 掉电模式下的启动时间

#### 18. 微控制器

嵌入式微控制器是以 DW8051 为内核, 其硬件结构及指令周期与 Dallas 公司的 DS80C320 相类似。

#### 18.1 存储结构




图 17: 存储器映射及组织

#### 18.1.1 程序存储/数据存储

nRF9E5 有低 4KB 的程序存储器供使用者编程用,其地址空间见图 17 所示。这部分存储器也具有 RAM 的功能,可以通过 movx 和 movc 指令进行存取。

电源上电复位后,程序从外部的 EEPROM 下载到 4KB 存储器的(从 0 单元开始)。

# 18.1.2 内部数据存储器

内部数据存储器,见图17所示,包括:

- 128 个字节的寄存器/存储器可直接和间接寻址 (地址范围: 0x00-0x7F)
- 128 个字节的存储器,可间接寻址 (地址范围: 0x80-0xFF)
- 128 字节的特殊功能寄存器 SFRs,可直接寻址。

低 32 单元分为 4 组,每组 8 个寄存器,寄存器的选择是通过程序状态字 PSW 中的两位来控制的。接下来的 16 单元是位寻址区(0x00-0x7F),在低 128 单元的所有内容均可直接和间接寻址。RAM 高 128



单元和特殊功能寄存器共用地址空间(0x80-0xFF)。但是,可以通过不同的寻址方式加以区别的,直接寻址个访问特殊功能寄存器,间接寻址可访问 RAM 的高 128 单元。特殊功能寄存器的详细介绍在 18.6 节。

#### 18.2 外部 EEPROM 的程序格式

下面的表格显示了 EEPROM 的一些字节配置.

	7	6	5	4	3	2	1	0	
0:	版本(现用:	00)	保留的(现)	<b>用:</b> 0000)	速度	速度 XO_FREQ			
1:	应用程序起	品始偏移量 N	-						
2:	用户程序的	<b>分256 字节</b>							
•••	随机用户数据,不导入								
•••									
N:	用户程序的第一个字节,转入 ERAM 的 0x0000								
N+1:	用户程序的第二个字节,转入 ERAM 的 0x0001								

表 53 EEPROM 配置

第一个字节低 4 位用来设置 SPI 频率.如下所示:

SPEED(位 3): EEPROM 最大速度

0=1MHz

1=0.5MHz

XO FREQ(位数 2, 1 和 0):晶体振荡器频率

000=4MHz

001 = 8MHz

010=12MHz

011=16MHz

100=20MHz

执行 eeprep 程序可以将应用程序转换成以上格式。

指令格式: eeprep[options] < infile > < outfile >

<infile>是指汇编程序的输出文件.

<outfile>是指一个与 EEPROM 编程模式相容的文件(以上格式并不包含用户数据)

两个文件都是"Intelhex"格式.

eeprep 的选项包括:

- -cn 设置晶体频率在 MHz
- -i 不进行校验和
- -p n 设置程序存储器空间(默认 4096 字节)
- -s 选择 EEPROM 低时钟模式(500KHz)

# 18.3 指令设置

所有 nRF9E5 指令都与二进制码兼容,并且除了指令执行时间之外与 8051 执行标准一致。表 55 到表 60 列出了 nRF9E5 的指令设置和完成每条指令需要的指令周期。

符号	功能
A	累加器
Rn	寄存器 R0-R7
direct	内部寄存器地址
@Ri	内部寄存器指针, 使用 R0 或 R1 寄存器(除了 MOVX 指令外)
rel	偏移量
bit	直接位地址
#data	8-位常量
#data 16	16-位常量
Addr16	16-位目标地址
Addr11	11-位目标地址

表 54 指令设置说明



# 表 55 至表 60 定义了表 54 中使用的符号

Arithmetic Instructions						
Mnemonic	Description	Byte	Instr. Cycles	Hex Code		
ADD A, Rn	Add register to A	1	1	28–2F		
ADD A, direct	Add direct byte to A	2	2	25		
ADD A, @Ri	Add data memory to A	1	1	26–27		
ADD A, #data	Add immediate to A	2	2	24		
ADDC A, Rn	Add register to A with carry	1	1	38–3F		
ADDC A, direct	Add direct byte to A with carry	2	2	35		
ADDC A, @Ri	Add data memory to A with carry	1	1	36–37		
ADDC A, #data	Add immediate to A with carry	2	2	34		
SUBB A, Rn	Subtract register from A with borrow	1	1	98–9F		
SUBB A, direct	Subtract direct byte from A with borrow	2	2	95		
SUBB A, @Ri	Subtract data memory from A with borrow	1	1	96–97		
SUBB A, #data	Subtract immediate from A with borrow	2	2	94		
INC A	Increment A	1	1	04		
INC Rn	Increment register	1	1	08–0F		
INC direct	Increment direct byte	2	2	05		
INC @Ri	Increment data memory	1	1	06-07		
DEC A	Decrement A	1	1	14		
DEC Rn	Decrement register	1	1	18–1F		
DEC direct	Decrement direct byte	2	2	15		
DEC @Ri	Decrement data memory	1	1	16-17		
INC DPTR	Increment data pointer	1	3	A3		
MUL AB	Multiply A by B	1	5	A4		
DIV AB	Divide A by B	1	5	84		
DA A	Decimal adjust A	1	1	D4		
	All mnemonics are copyright © Intel Co	orporation	1980.	'		

表 55 nRF9E5 指令设置



Logical Instructions					
Mnemonic	Description	Byte	Instr. Cycles	Hex Code	
ANL A, Rn	AND register to A	1	1	58–5F	
ANL A, direct	AND direct byte to A	2	2	55	
ANL A, @Ri	AND data memory to A	1	1	56-57	
ANL A, #data	AND immediate to A	2	2	54	
ANL direct, A	AND A to direct byte	2	2	52	
ANL direct, #data	AND immediate data to direct byte	3	3	53	
ORL A, Rn	OR register to A	1	1	48–4F	
ORL A, direct	OR direct byte to A	2	2	45	
ORL A, @Ri	OR data memory to A	1	1	46-47	
ORL A, #data	OR immediate to A	2	2	44	
ORL direct, A	OR A to direct byte	2	2	42	
ORL direct, #data	OR immediate data to direct byte	3	3	43	
XRL A, Rn	Exclusive-OR register to A	1	1	68–6F	
XRL A, direct	Exclusive-OR direct byte to A	2	2	65	
XRL A, @Ri	Exclusive-OR data memory to A	1	1	66–67	
XRL A, #data	Exclusive-OR immediate to A	2	2	64	
XRL direct, A	Exclusive-OR A to direct byte	2	2	62	
XRL direct, #data	Exclusive-OR immediate to direct byte	3	3	63	
CLR A	Clear A	1	1	E4	
CPL A	Complement A	1	1	F4	
SWAP A	Swap nibbles of A	1	1	C4	
RL A	Rotate A left	1	1	23	
RLC A	Rotate A left through carry	1	1	33	
RR A	Rotate A right	1	1	03	
RRC A	Rotate A right through carry	1	1	13	
	All mnemonics are copyright © Intel Co	orporation	1980.		

表 56 nRF9E5 指令设置,逻辑指令

	Boolean Instructions						
Mnemonic	Anemonic Description Byte Instr. Cycles						
CLR C	Clear carry	1	1	С3			
CLR bit	Clear direct bit	2	2	C2			
SETB C	Set carry	1	1	D3			
SETB bit	Set direct bit	2	2	D2			
CPL C	Complement carry	1	1	В3			
CPL bit	Complement direct bit	2	2	B2			
ANL C, bit	AND direct bit to carry	2	2	82			
ANL C, /bit	AND direct bit inverse to carry	2	2	B0			
ORL C, bit	OR direct bit to carry	2	2	72			
ORL C, /bit	OR direct bit inverse to carry	2	2	A0			
MOV C, bit	Move direct bit to carry	2	2	A2			
MOV bit, C	Move carry to direct bit	2	2	92			
	All mnemonics are copyright © Intel	Corporation	1980.				

表 57 nRF9E5 指令设置



Data Transfer Instructions						
Mnemonic	Description	Byte	Instr. Cycles	Hex Code		
MOV A, Rn	Move register to A	1	1	E8–EF		
MOV A, direct	Move direct byte to A	2	2	E5		
MOV A, @Ri	Move data memory to A	1	1	E6-E7		
MOV A, #data	Move immediate to A	2	2	74		
MOV Rn, A	Move A to register	1	1	F8–FF		
MOV Rn, direct	Move direct byte to register	2	2	A8–AF		
MOV Rn, #data	Move immediate to register	2	2	78-7F		
MOV direct, A	Move A to direct byte	2	2	F5		
MOV direct, Rn	Move register to direct byte	2	2	88–8F		
MOV direct, direct	Move direct byte to direct byte	3	3	85		
MOV direct, @Ri	Move data memory to direct byte	2	2	86–87		
MOV direct, #data	Move immediate to direct byte	3	3	75		
MOV @Ri, A	Move A to data memory	1	1	F6-F7		
MOV @Ri, direct	Move direct byte to data memory	2	2	A6-A7		
MOV @Ri, #data	Move immediate to data memory	2	2	76–77		
MOV DPTR, #data	Move immediate to data pointer	3	3	90		
MOVC A, @A+DPTR	Move code byte relative DPTR to A	1	3	93		
MOVC A, @A+PC	Move code byte relative PC to A	1	3	83		
MOVX A, @Ri	Move external data (A8) to A	1	2-9*	E2-E3		
MOVX A, @DPTR	Move external data (A16) to A	1	2-9*	E0		
MOVX @Ri, A	Move A to external data (A8)	1	2-9*	F2-F3		
MOVX @DPTR, A	Move A to external data (A16)	1	2-9*	F0		
PUSH direct Push direct byte onto stack		2	2	C0		
POP direct Pop direct byte from stack		2	2	D0		
XCH A, Rn	A, Rn Exchange A and register		1	C8–CF		
XCH A, direct			2	C5		
XCH A, @Ri			1	C6-C7		
XCHD A, @Ri	Exchange A and data memory nibble	1	1	D6-D7		
A	All mnemonics are copyright © Intel Co	orporation	1980.	_		

表 58 nRF9E5 指令设置,数据传送指令

<sup>\*</sup>指令周期数是: 2+CKCON.2-0。(CKCON.2-0 是 SFR 0x8E CKCON 的低 3 位数值)。默认状态下是 3 个指 令周期.



	Branching Instructions					
Mnemonic	Description	Byte	Instr. Cycles	Hex Code		
ACALL addr 11	Absolute call to subroutine	2	3	11–F1		
LCALL addr 16	Long call to subroutine	3	4	12		
RET	Return from subroutine	1	4	22		
RETI	Return from interrupt	1	4	32		
AJMP addr 11	Absolute jump unconditional	2	3	01-E1		
LJMP addr 16	Long jump unconditional	3	4	02		
SJMP rel	Short jump (relative address)	2	3	80		
JC rel	Jump on carry = 1	2	3	40		
JNC rel	Jump on carry = 0	2	3	50		
JB bit, rel	Jump on direct bit = 1	3	4	20		
JNB bit, rel	Jump on direct bit = 0	3	4	30		
JBC bit, rel	Jump on direct bit = 1 and clear	3	4	10		
JMP @A+DPTR	Jump indirect relative DPTR	1	3	73		
JZ rel	Jump on accumulator = 0	2	3	60		
JNZ rel	Jump on accumulator /= 0	2	3	70		
CJNE A, direct, rel	Compare A, direct JNE relative	3	4	B5		
CJNE A, #d, rel	Compare A, immediate JNE relative	3	4	B4		
CJNE Rn, #d, rel	Compare reg, immediate JNE relative	3	4	B8–BF		
CJNE @Ri, #d, rel	Compare ind, immediate JNE relative	3	4	B6-B7		
DJNZ Rn, rel	Decrement register, JNZ relative	2	3	D8-DF		
DJNZ direct, rel	Decrement direct byte, JNZ relative	3	4	D5		
A	All mnemonics are copyright © Intel Co	orporation	1980.	•		

表 59 nRF9E5 指令设置

Miscellaneous Instructions				
Mnemonic	Description	Byte	Instr. Cycles	Hex Code
NOP	No operation	1	1	00
There is an additional reserved opcode (A5) that will also act as a NOP. All mnemonics are copyright © Intel Corporation 1980.				

表 60 nRF9E5 指令设置

#### 18.4 指令时序

与8051 的指令执行周期为12个时钟周期不同,nRF9E5 的每条指令周期是4个时钟周期,这使得大多数指令的执行时间比8051 提高了3倍。因此,与8051 相比nRF9E5 要求的指令周期有所不同。在8051中除了乘除指令外所有的指令只要一两个指令周期就可以完成,但nRF9E5 可能需要一到五个指令周期才能完成。例如,标准8051里,指令MOVXA,@DPTR和MOV direct,direct每个都要由两个指令周期(24个时钟周期)来完成。但nRF9E5中MOVXA,@DPTR需两个指令周期(8个时钟周期)完成,MOV direct,direct需3个指令周期(12个时钟周期)完成。可见,nRF9E5里的两个指令都比标准8051里执行快,但需要不同的时钟周期数.

为计算实现具体功能所需时间,表 55 到表 60 给出了不同指令需要的指令周期,可以作为参考。同时,表中给出了访问不同存储器所需使用的指令。在表 55 中有一些指令(比如乘除指令)比访问存储器使用更多的指令周期。在默认状态下 nRF9E5 的定时器/计数器每 12 个时钟周期增加一次,这使得在时间基准上能于标准 8051 保持一致。通过设置也可以将定时器改为每 4 个时钟周期增加一次以适应 nRF9E5 的高速要求。

# 迅通科技



#### 18.5 双数据指针

nRF9E5 采用双数据指针来加快数据的存取速度。标准 8051 数据指针(DPTR)是 16 位的,用来指示片外 RAM 地址。nRF9E5 的数据指针 DPTR0 与标准 8051 的 DPTR 完全相同,使用时对特殊功能寄存器等无需改变。nRF9E5 增加了一个数据指针 DPTR1,在特殊功能寄存器中地址为 0x84 和 0x85。SEL 位用于选择 DPTR 寄存器。当 SEL = 0 时,指令中用到 DPTR 时所使用的数据指针是 DPL0 和 DPH0。当 SEL = 1 时,指令中用到 DPTR 时所使用的数据指针是 DPL1 和 DPH1。SEL 位是特殊功能寄存器中 0x86 的第 0 位,0x86 的其它位不使用。所有与 DPTR 有关的指令都使用当前数据指针。可通过改变 SEL 位来改变数据指针的选择。在数据量比较大时,使用双数据指针可以提高效率。特殊功能寄存器中双数据指针有关说明:

-0x82 DPL0 DPTR0 低字节

-0x83 DPH0 DPTR0 高字节

-0x84 DPL1 DPTR1 低字节

-0x85 DPH1 DPTR1 高字节

-0x86 DPS DPTR 选择(LSB)

#### 18.6 特殊功能寄存器

nRF9E5 特殊功能寄存器虽然比标准 8051 特殊功能寄存器增加了一个数据指针,但大部分功能相同。表 61 列出了 nRF9E5 特殊功能寄存器一些标准 8051 所没有的特性。对 nRF9E5 及其外围设备使用相同的声明来定义特殊功能寄存器。在表 61 中特殊功能寄存器的 "-"位是可以使用的,但是没有使用。在表 62 中给出了当上电复位或看门狗复位后的特殊功能寄存器的值,同时也给出了每个寄存器指针的状态。请注意,SFR 中没有使用的地址是必须保留的,并且是不可写的。关于表 61 的备注:

- (1) 不是标准 8051 体系的。
- (2) 寄存器是 nRF9E5 特有的。
- (3) P0,P1 和 P3 不同于标准 8051



Addr	Register	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0
0x80	P0(3)				Port	0	•	•	
0x81	SP		Stack pointer						
0x82	DPL0		Data pointer 0, low byte						
0x83	DPH0		Data pointer 0, high byte						
0x84	DPL1(1)		Data pointer 1, low byte						
0x85	DPH1(1)				ata pointer				
0x86	DPS(1)	0	0	10	0	0	0	0	SEL
0x87	PCON	SMOD	<del>-</del>	1	1	GF1	GF0	STOP	IDLE
0x88	TCON	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0
0x89	TMOD	GATE	C/T	M1	M0	GATE	C/T	M1	M0
0x8A	TL0	GATE	C/I			value, low b		IVII	1410
0x8B	TL1					value, low b			
0x8C	TH0					value, high b	*		
0x8D	TH1					value, high b			
0x8E	CKCON(1)	_	T.	T2M	T1M	T0M	MD2	MD1	MD0
0x8F	SPC_FNC(1)	0	0	0	0	0	0	0	WRS
			-	-	10	0	Ü		WKS
0x90 0x91	P1(3) EXIF(1)	IE5	IE4	IE3	IE2	1	0	bit 3:0	0
0x91 0x92	MPAGE(1)	IES	1E4 -	1E3	IEZ	1	-	U	-
0x92 0x93	P0_DRV(2)	<del>  -</del>			rive Streng	the of mount ()	-	-	-
		-		L	Direction				
0x94	P0_DIR(2)			A 14			0		
0x95	P0_ALT(2)	-				ions of Port		CD 4.1	
0x96	P1_DIR(2)	-	-	-	-			n of Port 1	
0x97	P1_ALT(2)	-	- 03.61	- (2) (2)	- DEM	TDO		t.of Port 1	DI
0x98	SCON	SM0	SM1	SM2	REN	TB8	RB8	TI	RI
0x99	SBUF	43.6	CD		Serial port of	lata buffer	CDMICO	CDMOGI	CDCCV
0xA0	P2(3)	AM	CD	DR/ TRX_CE	EOC/ TX_EN	SBCSN	SBMISO	SBMOSI	SBSCK
0xA8	IE	EA	0	ET2	ES	ET1	EX1	ET0	EX0
0xA9	PWMCON(2)	PWM_I	LENGTH		•	PWM_PI	RESCALE	•	
0xAA	PWMDUTY(2)			P	WM_DUT	Y_CYCLE			
0xAB	REGX_MSB(2)			High by	te of Watch	dog/RTC re	gister		
0xAC	REGX_LSB(2)					dog/RTC re			
0xAD	REGX_CTRL(2)	-	_	T -		f REGX_M	~	GX LSB	
0xB1	RSTREAS(2)	-	_	-	1-	Τ-	_		FLR
0xB2	SPI_DATA(2)		1	SPI	DATA inp	ut/output bit	s		
0xB3	SPI_CTRL(2)	-	_	T -	T -	T -		SPI_CTRL	,
0xB4	SPICLK(2)	-	-	-	-		SPI	CLK	
0xB5	TICK_DV(2)		-		TICK	DV	~**		
0xB6	CK_CTRL(2)	-	-	-	-	-		CK_CTRL	,
0xB8	IP	1	0	PT2	PS	PT1	PX1	PT0	PX0
0xBF	CKLFCON (2)	-	-	1	XOF		UP_CLK	UP_CLK	
	. ,						_EN		
0xC8	T2CON	TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2
0xCA	RCAP2L			Timer/cour	nter 2 captui	e or reload,	low byte		
0xCB	RCAP2H	Timer/counter 2 capture or reload, high byte							
0xCC	TL2	Timer/counter 2 value, low byte							
0xCD	TH2			Timer	counter 2	value, high b	yte		
0xD0	PSW	CY	AC	F0	RS1	RS0	OV	F1	P
0xD8	EICON(1)	-	1	0	0	WDTI	0	0	0
0xE0	ACC			,	Accumulate	or register			
0xE8	EIE(1)	1	1	1	EWDI	EX5	EX4	EX3	EX2
0xF0	В		•	•	B-reg		•	•	•
0xF8	EIP(1)	1	1	1	PWDI	PX5	PX4	PX3	PX2
0xFE	HWREV (2)		1	Device		revision nun			
0xFF					Reserved, o				
		•	± 71 1H	殊功能存					

表 61 特殊功能存储器总结



B CK_CTRL CKCON CKLFCON DPH0 DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0xE0 0xF0 0xB6 0x8E 0x8F 0x83 0x85 0x82 0x84 0x86 0xD8 0xE8	Reset value  0x00  0x00  0x00  0x01  0x27  0x00  0x00  0x00  0x00  0x00  0x00  0x00  0x00  0x00	Description Accumulator register B-register Table 51, page 57 Table 67, page 77 Table 43 on page 50 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67
B CK_CTRL CKCON CKLFCON DPH0 DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0xF0 0xB6 0x8E 0xBF 0x83 0x85 0x82 0x84 0x86 0xD8 0xE8	0x00 0x00 0x01 0x27 0x00 0x00 0x00 0x00 0x00 0x00	B-register Table 51, page 57 Table 67, page 77 Table 43 on page 50 ch.18.5, page 67
CK_CTRL CKCON CKLFCON DPH0 DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0xB6 0x8E 0xBF 0x83 0x85 0x82 0x84 0x86 0xD8	0x00 0x01 0x27 0x00 0x00 0x00 0x00 0x00 0x00	Table 51, page 57 Table 67, page 77 Table 43 on page 50 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67
CKCON CKLFCON DPH0 DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0xBF 0x83 0x85 0x82 0x84 0x86 0xD8 0xE8	0x01 0x27 0x00 0x00 0x00 0x00 0x00 0x00	Table 67, page 77 Table 43 on page 50 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67
CKLFCON DPH0 DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0xBF 0x83 0x85 0x82 0x84 0x86 0xD8 0xE8	0x27 0x00 0x00 0x00 0x00 0x00	Table 43 on page 50 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67
DPH0 DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0x83 0x85 0x82 0x84 0x86 0xD8 0xE8	0x00 0x00 0x00 0x00 0x00	ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67
DPH1 DPL0 DPL1 DPS EICON EIE EIP EXIF	0x85 0x82 0x84 0x86 0xD8 0xE8	0x00 0x00 0x00 0x00	ch.18.5, page 67 ch.18.5, page 67 ch.18.5, page 67
DPL0 DPL1 DPS EICON EIE EIP EXIF	0x82 0x84 0x86 0xD8 0xE8	0x00 0x00 0x00	ch.18.5, page 67 ch.18.5, page 67
DPL1 DPS EICON EIE EIP EXIF	0x84 0x86 0xD8 0xE8	0x00 0x00	ch.18.5, page 67
DPS EICON EIE EIP EXIF	0x86 0xD8 0xE8	0x00	71 0
EICON EIE EIP EXIF	0xD8 0xE8		ch.18.5, page 67
EIE EIP EXIF	0xE8		Table 40, page 46
EIP EXIF		0xE0	Table 41, page 46
EXIF	UXF8	0xE0	Table 42, page 47
	0x91	0x08	Table 39, page 46
HWREV	0xFE	0x00,read only	hardware revision no
IE	0xA8	0x00	Table 37, page 45
IP	0xB8	0x80	Table 38, page 45
MPAGE	0x92	0x00	do not use
P0	0x80	0xFF	Table 10, page 15
P0_ALT	0x95	0x00	Table 10, page 15
P0_DIR	0x94	0xFF	Table 10, page 15
P0_DRV	0x93	0x00	Table 10, page 15
P1	0x90	0xFF	Table 12, page 16
P1_ALT	0x97	0x00	Table 12, page 16
P1 DIR	0x96	0xF4	Table 12, page 16
P2	0xA0	0x08	Table 15, page 18
PCON	0x87	0x30	Table 49, page 56
PSW	0xD0	0x00	Table 63, page 71
PWMCON	0xA9	0x00	Table 35, page 43
PWMDUTY	0xAA	0x00	Table 35, page 43
RCAP2H	0xCB	0x00	ch.18.8.3.3, page 79
	0xCA	0x00	ch.18.8.3.3, page 79
REGX_CTRL	0xAD	0x00	Table 45, page 53
REGX LSB	0xAC	0x00	Table 45, page 53
REGX_MSB	0xAB	0x00	Table 45, page 53
RSTREAS	0xB1	0x02	Table 48, page 55
SBUF	0x99	0x00	ch.18.9, page 80
SCON	0x98	0x00	Table 71, page 81
SP	0x81	0x07	Stack pointer
SPC_FNC	0x8F	0x00	do not use
SPI_CTRL	0xB3	0x00	Table 33, page 42
SPI_DATA	0xB2	0x00	Table 33, page 42
SPICLK	0xB4	0x00	Table 33, page 42
T2CON	0xC8	0x00	Table 68, page 78
TCON	0x88	0x00	Table 66, page 74
TH0	0x8C	0x00	ch.18.8, page 73
TH1	0x8D	0x00	ch.18.8, page 73
TH2	0xCD	0x00	ch.18.8, page 73
TICK_DV	0xB5	0x1D	Table 43, page 50
TL0	0x8A	0x00	ch.18.8, page 73
TL1	0x8B	0x00	ch.18.8, page 73
TL2	0xCC	0x00	ch.18.8, page 73
TMOD	0x89	0x00	Table 65, page 73

表 62 特殊功能存储器复位值和说明,按字母表顺序的



## 表 63 列举了 PSW 各位的功能。

7000731	1 194 日 医肛分4 6。					
位	功能					
PSW.7	CY: 进位标志位。当最后的算术运算有进位及借位时 CY=1。					
PSW.6	AC: 辅助进位标志位。当低半字节向高半字节有进位和借位时 AC=1					
PSW.5	F0: 用户标志位。用户可通过软件控制此位					
PSW.4	RS1: 寄存器组选择控制位,与 RS0 一起控制寄存器组的选择。					
PSW.3	RS0: 寄存器组选择控制位					
	RSO RS1 寄存器组 地址					
	0 0 R0 0x00~0x07					
	0 1 R1 0x08~0x0F					
	1 0 R2 0x10~0x17					
	1 1 R3 0x18~0x1F					
PSW.2	OV: 溢出标志位。算术运算的结果超出了所能承载的有效范围					
PSW.1	F1: 用户标志位。用户可通过软件控制此位					
PSW.0	P: 奇偶标志位。					

表 63 PSW 存储器-SFR 0xD0

#### 18.7 nRF9E5 特有的 SFR 寄存器

下面的表格列举了 nRF9E5 特有的 SFR 寄存器, P0, P1 和 P2 与标准 8051 P0, P1 和 P2 口的地址相 同。其功能相似但不完全相同。

SFR	R/W	位	初始值	名称	功能
地址		数			
0x80*	R/W	8	0xFF	P0	PO 口,引脚 PO7 到 PO0
0x90*	R/W	8(4)	0xFF	P1**	P1 口,引脚 SPI_CSN, SPI_MISO, SPI_MOSI 和 SPI_SCK
0x94	R/W	8	0xFF	P0_DIR	P0 口传输方向
0x95	R/W	8	0x00	P0_ALT	P0 口复用功能选择
0x96	R/W	8(4)	0xF4	P1_DIR	P1 口传输方向
0x97	R/W	8(4)	0x00	P1_ALT	P1 口复用功能选择
0xA0*	R/W	8	0x08	P2	NRF905 无线电的 IO 接口,见 8.1 章
0xA9	R/W	8	0x00	PWMCON	PWM 控制寄存器
0xAA	R/W	8	0x00	PWMDUTY	PWM 频宽比
0xAB	R/W	8	0x00	REGX_MSB	看门狗和 RTC 的接口的 16 位寄存器高位
0xAC	R/W	8	0x00	REGX_LSB	看门狗和 RTC 的接口的 16 位寄存器低位
0xAD	R/W	5	0x00	REGX_CTRL	看门狗和 RTC 的控制接口
0xB1	R/W	2	0x02	RSTREAS	复位状态和控制
0xB2	R/W	8	0x00	SPI_DATA	SPI 数据输入/输出
0xB3	R/W	2	0x00	SPI_CTRL	00->SPI 不用
					01->与 P1 口相连
					10 或 11 ->与 RADIO 相连
0xB4	R/W	2	0x00	SPICLK	SPI 时钟以 CPU 时钟为基准源
0xB5	R/W	8	0x1D	TICK_DV	TICK 时钟配置
0xB6	W	3	0x00	CK_CTRL	时钟控制
0xB7	R	4	0x00	TEST_MODE	测试寄存器,在正常工作时其内容为0
0xBF	R/W	6	0x27	CKLFCON	4kHz CKLF 控制
0xFE	R	8	0x00	HWREV	硬件版本

表 64. nRF9E5 特殊功能寄存器 SFR

#### 18.8 定时器/计数器

nRF9E5包括3个定时器/计数器(定时器0,定时器1,定时器2)。每个定时器/计数器都以CPU时钟 频率为基准进行定时或计数的。相应结果输出在 t0 脚(定时器 0)、 t1 脚(定时器 1)或 t2 脚(定时器 2)。t0、



t1、t2 脚分别与 P0.5、P0.6、P1.0 脚复用。详细说明见章节 6.3。

每个定时器/计数器都是十六的,在软件上与之对应的是三个特殊功能寄存器(见表61):

定时器 0 ----TL0和TH0

定时器 1---- TL1和TH1

定时器 2---- TL2和TH2

#### 18.8.1 定时器 0 和 1

定时器 0 和 1 都有 4 种工作方式,通过工作方式寄存器 TMOD(表格 65)和定时器控制寄存器 TCON(表格 66)来控制的。

#### 这 4 种模式是:

- -13 位定时器/计数器模式(模式 0)
- -16 位定时器/计数器模式(模式 1)
- -8 位计数器自动加载模式(模式 2)
- -两个8位计数器模式(模式3,定时器0独有)

位	功 能
TMOD.7	GATE-定时器 1 门控位。当 GATE=1 时,定时器 1 只有当 INT1_N=1 和 TR1(TCON.6)=1 时才
	产生中断。当 GATE=0 时,定时器 1 只有当 TR1=1 时才产生中断。
TMOD.6	C/T-计数器/定时器选择位。.当 C/T=0 时,定时器 1 以 CPU_clk/4 或 CPU_clk/12 来计时,由
	T1M(CKCON.4)的状态来决定。当 C/T=1 时,定时器 1 由 t1 脚输入来计时
TMOD.5	M1-定时器 1 工作方式选择位 1
TMOD.4	M0-定时器 1 工作方式选择位 0,
	M1 M0 工作方式
	00 工作方式 0:13 位计数器工作方式
	01 工作方式 1: 16 位计数器
	10 工作方式 2:8 位计数器自动下载
	11 工作方式 3: 两个 8 位计数器
TMOD.3	GATE-定时器 0 门控位。当 GATE=1 时,定时器 0 只有当 INT0_N=1 和 TR0(TCON.6)=1 时才
	产生中断。当 GATE=0 时,定时器 0 只有当 TR0=1 时才产生中断。
TMOD.2	C/T-计数器/定时器选择位。.当 C/T=0 时,定时器 0 以 CPU_clk/4 或 CPU_clk/12 来计时,由
_	T0M(CKCON.3)的状态来决定。当 C/T=1 时,定时器 0 由 t0 脚输入来计时
TMOD.1	M1-定时器 0 工作方式选择位 1
TMOD.0	M1-定时器 0 工作方式选择位 0
	M1 M0 工作方式
	00 工作方式 0:13 位计数器工作方式
	01 工作方式 1: 16 位计数器
	10 工作方式 2:8 位计数器自动重装载方式
	11 工作方式 3: 两个 8 位计数器

表 65 TMOD 寄存器-SFR 0x89

位	功能
TCON.7	TF1: 定时器 1 溢出标志位。当定时器 1 计数溢出时置 1, CPU 转入中断服务程序后自动清 0。
TCON.6	TR1: 定时器 1 运行控制位。TR1=1 时启动定时器 1
TCON.5	TF0: 定时器 0 溢出标志位。当定时器 0 计数溢出时置 1, CPU 转入中断服务程序后自动清 0。
TCON.4	TR0: 定时器 0 运行控制位。TR0=1 时启动定时器 1
TCON.3	IE1: 外部中断 1 请求标志位。当 CPU 采样到 INT1 脚有有效中断时 IE0=1,当 CPU 转向中断
	服务程序后,由硬件自动清零。
TCON.2	IT1:外部中断 1 请求触发方式控制位。IT1=1 时,nRF9E5 外部中断 1 为下降沿触发; IT1=0
	时,nRF9E5 外部中断 1 为低电平触发
TCON.1	IEO: 外部中断 0 请求标志位。当 CPU 采样到 INTO 脚有有效中断时 IEO=1,当 CPU 转向中断
	服务程序后,由硬件自动清零



TCON.0

IT0: 外部中断 0 请求触发方式控制位。IT0=1 时,nRF9E5 外部中断 0 为下降沿触发;IT0=0 时,nRF9E5 外部中断 0 为低电平触发

表 66 TCON 寄存器-SFR 0x88

#### 18.8.1.1 工作方式 0

工作方式 0 对于定时器 0 和定时器 1 是相同的,其操作如图 18 所示。定时器工作方式 0 是一 13 位的计数结构,它使用 TL0 (或者 TL1)的低 4 位和 TH0 (或 TH1)的全部 8 位。

定时器控制寄存器 TCON 中的 TR0/TR1 控制定时器的启动。C/T 选择定时器/计数器的时钟源, $CPU_{clk}$  或者 T0/T1。当计数值计到 0x1FFF 后,下次计数时变为全 0,TF0 (或 TF1)位置 1,同时  $t0_{cout}$  (或  $t1_{cout}$ ) 脚产生一高电平信号。在工作方式 0 下,TL0 (或 TL1)的高 3 位是不确定的,必须通过软件设置。

#### 18.8.1.2 工作方式 1

工作方式 1 对于定时器 0 和定时器 1 是相同的。在工作方式 1 下定时器配置为 16 位的计数器,如图所示,它使用 TL0 和 TH0 的所有 8 位。当计数值计到 0xFFFF 后,下次计数时变为全 0。另外,工作方式 1 与工作方式 0 的操作完全相同。

#### nRF9E5 Single Chip Transceiver with Embedded Microcontroller and ADC




Figure 18 Timer 0/1 - Modes 0 and 1.

### 18.8.1.3 工作方式 2

工作方式 2 下定时器 0 和定时器 1 是相同的。在工作方式 2 下,定时器配置成一个具有自动加载功能的 8 位计数器结构。寄存器的低 8 位(TL0 or TL1)作为计数器,高 8 位(TH0 or TH1)作为预置寄存器使用。如图 19 所示,在工作方式 2 下,计数器的操作与工作方式 0 和工作方式 1 下的操作完全相同。只是当计数器计满后预置寄存器的内容自动重新加载到计数器内。





图 19 定时器 0/1-模式 2

#### 18.8.1.4 工作方式 3

在工作方式 3 下,定时器 0 作 2 为个 8 位的计数器来用。定时器 1 停止计数并保持它的值如图 20 所示,TL0 通过定时器 0 控制位可以作为定时器/计数器来使用。



相反,TH0 只能作为一个 8 位的计数器使用。定时器 1 的控制位(TR1 and TF1)作为 TH0 的标志位, 因此,定时器 1 的使用受到一定程度的限制。定时器 1 可以作为波特率发生器使用。当定时器 0 工作在工作方式 3 下时,



图解 20 定时器 0-模式 3

TH0 充当了一个独立的 8 位计数器. 然而, TH0 只能计数 CPU 时钟周期(由 4 或 12 等分).定时器 1 控制和标志位(TR1 和 TF1)被用作 TH0 的控制和标志位.

当定时器 0 处于模式 3 时,定时器 1 的使用受到一定限制,因为定时器 0 工作方式 3 占用了定时器 1 控制位(TR1)和中断标志位(TF1)。此时,定时器 1 可以用作波特率发生器,定时器 1 计数值在 TL1 和 TH1 存储器中不受影响。

#### 18.8.2 定时器速率控制

默认状态下 nRF9E5 的定时器是以每 12 个 CPU 时钟周期为单位自加一次,这点与 8051 是相同的。使用默认速率时,指令时间与真实时间就完全相符,例如波特率。但是,有一些高速应用是要求定时器加 1 的速度更快的,此时可以通过时钟控制寄存器(CKCON)设置使定时器以每 4 个时钟周期为单位增加一次。CKCON中控制定时器/寄存器的相应位:

CKCON 位 定时器/计数器

- 5 定时器 2
- 4 定时器 1
- 3 定时器 0

当 CKCON 位设置为 1 时,是以每 4 个时钟周期为单位加一的,当 CKCON 寄存器位为全 0 时,是以每 12 个时钟周期为单位增加的。各定时器的控制是独立的,在默认状态下 3 个定时器都是以每 12 个时钟周期为单位增加的。

位	功能
CKCON.7, 6	保留位
CKCON.5	T2M-定时器 2 时钟选择.当 T2M=0 时,定时器 2 使用 CPU_clk/12(与 80C32 相同);当 T2M=1
	时,定时器 2 使用 CPU_clk/4。.当定时器 2 作波特率发生器使用时此位没有影响
CKCON.4	T1M-定时器 1 时钟选择.当 T1M=0,定时器 1 使用 CPU_clk/12(与 80C32 相同);当 T1M=1
	时,定时器 1 使用 CPU_clk/4.
CKCON.3	T0M-定时器 0 时钟选择.当 T0M=0,定时器 0 使用 CPU_clk/12(与 80C32 相同);当 T0M=1,
	定时器 0 使用 CPU_clk/4.
CKCON.2-0	MD2, MD1, MD0-当执行外部寻址 MOVX 指令时, 指令周期控制。周期数为是 2+{MD2,
	MD1MD0}

表 67 CKCON 寄存器-SFR 0x8E

默认初始值是 0x01, 例如执行 MOVX 指令需要 3 个指令周期

#### 18.8.3 定时器 2

定时器 2 与定时器 0 和定时器 1 不同,它只能运行在 16 位模式下。定时器 2 的工作方式如下:

- -16-位 定时器/计数器
- -16-位 带有捕捉模式的定时器
- -16-位 自动重载 定时器/计数器



#### -波特率生成器

与定时器 2 相关的 SFRs 是:

- -T2CON-SFR 0xC8: 参考表 68 T2CON 寄存器
- -RCAP2L-SFR 0xCA-当定时器 2 设定为捕获模式时用来捕获 TL2 值; 当定时器 2 设定为自动加载模式时作为 16 位重载值的 LSB。
  - -RCAP2H-SFR 0xCB-用来捕获 TH2 值,定时器 2 设定为捕获模式时 16 位重载值的高位。
  - TL2-SFR 0xCC-16 位计数的低 8 位.
  - TH2-SFR 0xCD-16 位计数的高 8 位.

位	功能
T2CON.7	TF2: 定时器 2 溢出标志位。定时器 2 计数溢出时 TF2=1。TF2 位必须由软件清零。软件写
	TF2=1 则强制产生定时器 2 中断。
T2CON.6	EXF2: 定时器 2 外部标志。在自动重装载模式或捕捉模式下,当 T2EX 脚出现负跳变时硬件
	置 EXF2 为 1, EXF2 必须由软件清零。
T2CON.5	RCLK:接收时钟标志位。当串口工作在方式 1 或方式 3 下时选择定时器 1 或定时器 2 中断
	作为串口接收数据标志。RCLK=1,定时器 2 作为串口接收时钟; RCLK=0,定时器 1 作为串
	口接收时钟。
T2CON.4	TCLK: 发送时钟标志位。当串口工作在方式 1 或方式 3 下时选择定时器 1 或定时器 2 中断
	作为串口发送数据标志。RCLK=1,定时器 2 作为串口发送时钟; RCLK=0,定时器 1 作为串
	口发送时钟。
T2CON.3	EXEN2: 定时器 2 外部选择控制位。如果没有作波特率发生器使用,EXEN2=1 时,若 T2EX
	脚出现负跳变时启动自动重装载模式和捕捉模式。当 EXEN2=0 时定时器 2 不理会 T2EX 脚
	的外部事件。
T2CON.2	TR2: 定时器 2 运行控制标志位,TR2=1 启动定时器 2, TR2=0 禁止定时器 2
T2CON.1	C/T2: 定时器/计数器选择位。C/T=0 时作定时器使用。C/T=1 时作计数器使用。
T2CON.0	CP/RL2: 捕捉模式/自动装载模式标志位。CP/RL2=1 时,当 T2EX 脚出现下降沿时定时器 2
	进入捕捉模式。CP/RL2=0时,当定时器2计数溢出或T2EX脚出现下降沿时定时器2自动装
	载模式。

表 68 T2CON 存储器-SFR 0xC8

### 18.8.3.1 定时器 2 工作方式式控制

表格 69 定时器 2 模式控制。


RCLK	TCLK	CP/RL2	TR2	工作方式
0	0	1	11	带捕捉功能的 16 位定时器/计数器
0	0	0	1	自动重载模式的 16 位定时器/计数器
1	X	X	1	波特率发生器
X	1	X	1	波特率发生器
X	X	X	0	关闭

表 69 定时器 2 模式控制总结

#### 18.8.3.2 16 位定时器/计数器模式

图 21 举例说明了怎样在定时器/计数器工作方式下使用定时器 2 。C/T2 位决定计数器的计数时钟(4 或 12), TR2 设置定时器 2 为计数器。当计数计满后(0xFFFF), TF2=1, 同时 t2\_out 输出高电平状态(一个时钟周期的)。





图解 21 捕捉模式下定时器 2-定时器/计数器

#### 18.8.3.3 带捕捉功能的 16 位定时器/计数器模式

如图 21 所示,定时器 2 捕捉模式与定时器 2 的定时器/计数器模式相同,只是多加了捕捉模式的寄存器和控制信号。T2CON SFR 里的 CP/RL2 控制启动捕捉模式。当 CP/RL2=1 时,在 t2ex 处有一高低电平的转换;当 EXEN2=1 时,将定时器 2 的值装入捕捉寄存器(RCAP2L 和 RCAP2H)中

#### 18.8.3.4 16 位定时器/计数器自动重新加载模式

当 CP/RL2=0 时,定时器 2 具有自动重新加载功能。如图 22 所示。计数器的输入端与其它模式下的完全相同。当计数值计到 0xFFFF 再次加 1 时,TF2 标志位被置 1,同时初始值被重新装载到 TL2 和 TH2 中。在软件上必须将初始值预置在 RCAP2L 和 RCAP2H 寄存器中。

当定时器2处在自动加载模式下时,如果EXEN2=1,那么重加载功能就会被禁止。




图 22 定时器 2-定时器/计数器自动重载


#### 18.8.3.5 波特率发生器模式

当 RCLK=1 或 TCLK=1 时,定时器 2 是作为波特率发生器使用(串口工作在方式 1 或方式 3 下时)。 当工作在波特率发生器模式下时定时器 2 同样具有自动装载功能。与自动重装载模式不同的是: 当计数溢 出时不是置 TF2 标志位而是给串口产生一个移位时钟信号。

当 RCLK=1 或 TCLK=1 时,定时器 2 被强制转入自动重装载模式,不论 CP/RL2 位状态如何。

当工作在波特率发生器模式下时,定时器 2 不置 TF2 标志位,在这种模式下,定时器 2 只有当 EXEN2=1 时通过 t2ex 脚处的下降沿来产生中断,并置 EXF2 位。波特率发生器以 CPU 时钟频率的二分频来计数。使用外部时钟源时,置 C/T2 位为 1,并将时钟源接至 t2 脚。





#### 18.9 串口

nRF9E5 有一个与标准 8051 相同的串口。两个串口 RXD 和 TXD 与 P0.1 和 P0.2 脚复用。见章节 6.3。串口可以工作在同步或者异步串行通信方式下。在同步串行通信方式下 nRF9E5 提供串行时钟,此时串口的数据传输形式是半双工形式的。在异步串行通信方式下,串口的数据传输形式是全双工形式的。串口有四种工作方式,见表 70。

工作	同步/异步	波特率时钟	数据位	开始/停止位	第九位功能
方式					
0	同步	CPU_clk/4 或 CPU_clk/12	8	无	无
1	异步	定时器1或定时器2	8	1 个起始位	无
				1 个停止位	
2	异步	CPU_clk/32 或 CPU_clk/64	9	1 个起始位	0,1,奇偶
				1 个停止位	
3	异步	定时器1或定时器2	9	1 个起始位	0,1,奇偶
				1 个停止位	

表 70 串口工作方式

与串行端口有关的 SFRs 是:

- -SCON-SFR 0x98-串行端口控制寄存器(表格 71)
- -SBUF-SFR 0x99-串行端口缓冲寄存器

	11000万中门和巨级行用行证
位	功能
SCON.7	SM0-串行端口工作方式控制位 0
SCON.6	SM1-串行端口工作方式控制位 1:
	SM0 SM1 工作方式
	$0 \qquad 0 \qquad 0$
	$0 \qquad 1 \qquad 1$
	$1 \qquad 0 \qquad 2$
	1 1 3
SCON.5	SM2-多处理器通信使能.模式 2 和 3 里, SM2 启动多处理器通信特性.如果在工作方式 2 或 3 中
	SM2=1,如果接收第9位是0,RI将不会产生中断。如果在工作方式1中SM2=1,当接收到有效
	的停止位时 RI 产生中断。在工作方式 0 下,SM2 与波特率设置有关:当 SM2=0,波特率是
	CPU_clk/12;当 SM2=1 时,波特率是 CPU_clk/4.
SCON.4	REN-接收使能.当 REN=1 时,接收使能
SCON.3	TB8-发送数据位 8。在方式 2 和方式 3 时, TB8 的内容时要发送的第 9 位数据。
SCON.2	RB8-接收数据位 8。在方式 2 和方式 3 时, TB8 存放接收到的第 9 位数据。
SCON.1	TI-串口发送中断请求标志位。发送完一帧数据后 TI 由硬件置 1。在中断服务程序里由软件清零。
SCON.0	RI-串行接收中断请求标志位。接收完一帧数据后 RI 由硬件置 1。在中断服务程序里由软件清零。
	± 71 GCON ± 14 HI GED 0 00

表 71 SCON 存储器-SFR 0x98




#### 18.9.1 工作方式 0

串口工作方式 0 是同步半双工形式的数据通信方式。此时,RXD 脚作为数据输入输出口。TXD 提供 移位时钟脉冲。由于 nRF9E5 不是漏极开路输出,所以 RXD 的传输方向必须由程序员来编程设定。

工作方式 0 下,波特率是 CPU 时钟频率的十二分之一或四分之一,由 SM2 位决定。当 SM2=0 时是 CPU 频率的十二分之一; 当 SM2=1 时是 CPU 频率的四分之一。

nRF9E5 的串口工作方式 0 与标准 8051 是一样的。数据的发送是由一条写发送寄存器(SBUF)的指 令开始的。数据输出时低位在前直至8位数据全部输出。方式0下,当REN=1并且RI=0时开始接收数据, 在每个移位时钟脉冲的上升沿串口接收数据直至8位数据全部接收完。数据接收完后RI=1,停止接收数据, RI 位是由软件清 0 的。



图解 27 串口工作方式 0 高速(CPU\_clk/4)操作的发送时序



#### 18.9.2 工作方式 1

工作方式 1 是 10 位为一帧的异步串行通信方式,包括: 1 个起始位,8 个数据位和一个停止位。当接收数据时,停止位存储在 RB8 中,数据的收发低位在前。

#### 18.9.2.1 工作方式 1 的波特率

工作方式1的波特率是以定时器(0,1或2)作为波特率发生器使用的,定时器每次溢出都会产生一个时钟信号。此时钟信号十六分频后生成波特率信号。使用定时器1时,波特率由下面的公式计算:

波特率= 2<sup>SMOD</sup>/32\*定时器 1 溢出率

SMOD 是特殊功能寄存器 PCON 的第7位。

当使用定时器 2,波特率由下面的公式来计算:

波特率=定时器 2 溢出率/16

使用定时器 1 作为波特率产生器时,虽然可以使用所有工作方式,但最好选用定时器 1 工作方式 2(8 位自动重加载计数器),定时器 1 重装载值存在 TH1 里,计算公式为:

波特率=(2<sup>MSOD</sup>/32)\*时钟周期/[4\*(256-TH1)]

上面等式分母中的 4 是通过 CKCON 寄存器里 T1M 位得到的。实际应用中总是先确定波特率的值,再计算计数初值 TH1,如下等式:

TH1=256-2<sup>smod</sup>\*clk/(128\*波特率)

通过启动定时器 1 中断可以得到更低的波特率值,设定定时器 1 为工作方式 1,在定时器 1 中断中初始化 16 位的重装载值。表 72 中列出了各种常用波特率的重装载值的例子。

波特率	SMOD	C/T	定时器 1 工作方式	TH1 值 CPU 时钟频率:16 MHz	TH1 值 CPU 时钟频率:8 MHz
19.2Kb/s	1	0	2	0xF3	-
9.6Kb/s	1	0	2	0xE6	0xF3
4.8Kb/s	1	0	2	0xCC	0xE6
0.4Kb/s	1	0	2	0x98	0xCC
1.2Kb/s	1	0	2	0x30	0x98

表 72 串口工作方式 1 定时器 1 重装载值

使用定时器 2 作为波特率发生器时,使用定时器 2 的自动重装载模式并置 T2CON 特殊功能寄存器中的 TCLK 或 RCLK 位,TCLK 位控制定时器 2 作为发送数据时的波特率发生器;RCLK 位位控制定时器 2 作为接收数据时的波特率发生器。16 位的重装载值存在 RCAP2L 和 RCA2H 寄存器内。计算公式如下:

波特率=clk/32\*(65536-{RCAP2H, RCAP2L})

上式中的 RCAP2H, RCAP2L 是寄存器 RCAP2H 和 RCAP2L 中的 16 位无符号数,分母中的 32 是 CPU 时钟二分频、定时器 2 溢出率十六分频后的结果。当设置 TCLK 或 RCLK 位为 1 后会自动取 CPU 时钟的二分频,见图 23。

已知波特率值, 计算 RCAP2H 和 RCAP2L 值, 公式如下:

RCAP2H, RCAP2L=65536-clk/(32\*波特率)

表 73 中列出了各种常用波特率下 RCAP2L 和 RCAP2H 的值。

波特率	C/T 2	16MHz CPU clk		
		RCAP2H	RCAP2L	
57.6Kb/s	0	0xFF	0xF7	
19.2Kb/s	0	0xFF	0xE6	
9.6Kb/s	0	0xFF	0xCC	
4.8Kb/s	0	0xFF	0x98	
0.4Kb/s	0	0xFF	0x30	
1.2Kb/s	0	0xFE	0x5F	


表 73 工作方式 1 下定时器重装载值

当 RCLK 或者 TCLK 置 1 后,定时器 2 溢出后不会置 TF2 标志位,t2ex 重装载触发被禁止。




#### 18.9.2.2 工作方式 1 下的数据发送

图 28 是工作发送方式 1 下数据发送时序图。数据的发送是从计数器溢出率的十六分之一值送入 SBUF 寄存器后开始发送的。在 TXD 脚数据的发送顺序为: 1 个起始位,8 个数据位和一个停止位。发送停止位后两个时钟周期后 TI 位置 1。



#### 18.9.2.3 工作方式 1 下的数据接收

图 29 是工作发送方式 1 下数据接收时序图。数据的接收是当 REN=1,RXD 接收到起始位后的下降沿开始的。为此,RXD 在每个波特率下要进行十六次的采样,当采样到起始位的下降沿后波特率发生器的接收时钟复位,并调整溢出边界。



图解 29 串行端口工作方式 1 接收时序

为了抑制噪声,串口在每一位数据传输过程中进行三次连续采样,并以采样到的多的状态为准。这种做法尤其适用与起始位的检验,如果起始位的下降沿在三次采样中没有占到多数,那么串口不接收数据并等待另一个下降沿。在停止位的传输期间,串口检验下列条件:

#### -RI=0

-如果 SM2=1, 停止位状态是 1

(如果 SM2=0, 停止位状态没有关系)

如果上面的条件都符合,串行端口接收字节写入 SBUF 寄存器,将停止位存入 RB8,并且设置 RI 位。如果上面的条件不符合,接收到的数据丢掉,不对 SBUF 寄存器和 RB8 位操作,RI=0。当定时器 1 和定时器 2 使用 CPU 时钟频率的十二分之一时(默认状态下),工作方式 1 的操作与标准 8051 相同。

#### 18.9.3 工作方式 2

工作方式 2 是 11 位为一帧的异步全双工通信方式。包括:

- -1 个开始位
- -8 个数据位
- -1 个可编程位
- -1 个停止位



数据位的接收和发送都是低位在前的。在发送数据时,第九位由 TB8 中的值决定。使用第九位为奇偶校验位时,将程序状态字 PSW 的奇偶校验为 P 的值转入 TB8 中。工作方式 2 的波特率由 CPU 时钟频率的 三十二分之一和六十二分之一及 SMOD 位决定。工作方式 2 的波特率计算公式如下:


波特率=2<sup>smod</sup>\*clk/64

工作方式 2 的操作与标准 8051 是一样的。

#### 18.9.3.1 工作方式 2 数据发送

图 30 是工作发送方式 2 下数据发送时序图。数据的发送是从计数器溢出率的十六分之一值写入 SBUF 寄存器后开始发送的。在 TXD 脚数据的发送顺序为: 起始位,数据位可编程位(第九位)和停止位。当停止位在 TXD 脚出现后 TI 位置 1。

表阐明了模式 2 发射时序.在由 16 等分的计数器的第一个滚改器写入软件进 SBUF 后,发射开始.UART 按以下顺序移出数据到 txd 引脚:开始位,数据位(LSB 先),第 9 位,停止位.当停止位被置于 txd 引脚时,TI 位被设置.



#### 18.9.3.2 工作方式 2 数据接收

图 31 是工作发送方式 2 下数据接收时序图。数据的接收是当 REN=1,RXD 接收到起始位的下降沿开始的。为此,RXD 在每个波特率下要进行十六次的采样,当采样到起始位的下降沿后波特率发生器的接收时钟复位,并调整溢出边界。




图 31 串口工作方式 2 数据接收时序

为了抑制噪声,串口在每一位数据传输过程中进行三次连续采样,并以采样到的多的状态为准。这种做法尤其适用与起始位的检验,如果起始位的下降沿在三次采样中没有占到多数,那么串口不接收数据并

# 迅通科技



等待另一个下降沿。在停止位的传输期间,串口检验下列条件:

- -RI=0
- -如果 SM2=1, 停止位状态是 1
- (如果 SM2=0, 停止位状态没有关系)


如果上面的条件都符合,串行端口接收字节写入 SBUF 寄存器,将第九位存入 RB8,并且设置 RI 位。如果上面的条件不符合,接收到的数据丢掉,不对 SBUF 寄存器和 RB8 位操作,RI=0。在停止位接收期间,串口的 RXD 等待另一个下降沿。


#### 18.9.4 工作方式 3

工作方式 3 是 11 位为一帧的异步全双工通信方式,包括:

- -1 个开始位
- -8 个数据位
- -1 个可编程位(第9位)
- -1 个停止位;

数据的传输是低位在前的。工作方式 3 数据发送和接收与工作方式 2 相同,波特率的计算与工作方式 1 相同。图 32 是工作方式 3 下发送数据的时序图。当定时器 1 和定时器 2 使用 CPU 时钟频率的十二分之一时(默认状态下),工作方式 1 的操作与标准 8051 相同。





图解 33 串口工作方式 3 数据接收时序




#### 18.9.5 多处理机通信

当 SM2 位为 1 时,多机通信工作在工作方式 2 和工作方式 3 下。在多机通信模式下,每帧的第九位存在 RB8 中,接收到停止位后,只有当 RB8=1 时才能触发串口中断。多机通信的典型特点是: 当主机想要发送数据给几个从机中的一个时,主机首先发送的是从机的地址。当主机发送地址时,帧中的第九位为 1; 当主机发送数据时,帧中的第九位为 0。

当 SM2=1 时,从机不接收数据。当地址中断产生时,所有从机检测此地址。地址译码是在中断服务程序中执行的。指定地址的从机清 SM2 位。没有被地址指定的从机保持 SM2 位为 1 且不理会收到的数据。

# 19 封装外形尺寸

nRF905采用QFN 32L 5x5mm绿色封装。推荐使用回流焊接方式。见<u>www.nvlsi.no</u>中QFN回流焊接指南的应用例子nAN400-08。



封装类型		A	A1	A2	В	D	E	e	J	K	L
QFN32	最小值	0.8	0.0	0.65	0.180				3.2	3.2	0.3
(5x5mm)	典型值				0.23	5BSC	5BSC	0.5BSC	3.3	3.3	0.4
	最大值	0.9	0.05	0.69	0.3				3.4	3.4	0.5

图 34 nRF9E5 封装外形尺寸



#### 20 PCB 板面设计及去藕指南

nRF9E5 对内部电压调节能力及 PCB 板面设计要求都很严格。因此,下面的设计规则在板面设计过程中必须考虑。

推荐使用至少两层板(包括一个地层)。nRF9E5 的直流工作电源应该在 VDD 尽可能靠近的地方经高质量 RF 电容去耦。用一个小的电容与一个大电容 $(4.7\mu F)$ 效果会更好。nRF9E5 的电源必须经过很好的滤波,并且与数字供电电源分离开来。

PCB 板避免使用长的电源走线,所有元器件的地、VDD 及 VDD 与去耦电容应尽可能的靠近 nRF9E5 芯片。如果在 PCB 板的顶层有地铺铜网, VSS 应直接与铺铜面连接。如果在 PCB 板的底层有地铺铜网,则应该在离 VSS 脚尽可能近的地方放置过孔连接。每个 VSS 最少应有一个过孔。

所有开关数字信号和控制信号都不能靠近晶振和电源线。

一个完全合格的 nRF9E5 的 PCB 版面设计和它的周边元件包括天线和匹配网络可以从 $\underline{www.nvlsi.no}$ 下载。

#### 21.应用实例

#### 21.1 环型天线的差分连接




图 35: nRF9E5 应用实例,环形天线的差分连接 (868MHz)




Component	Description	Size	Value	Tol.	Units
C1	NP0 ceramic chip capacitor, (Crystal oscillator)	0603	22	±5%	pF
C2	NP0 ceramic chip capacitor, (Crystal oscillator)	0603	22	±5%	pF
C3	NP0 ceramic chip capacitor, (PA supply decoupling)	0603	33	±5%	pF
C4	X7R ceramic chip capacitor, (PA supply decoupling)	0603	3.3	±10%	nF
C5	NP0 ceramic chip capacitor, (Supply decoupling)	0603	33	±5%	pF
C6	X7R ceramic chip capacitor, (Supply decoupling)	0603	4.7	±10%	nF
C7	X7R ceramic chip capacitor, (Supply decoupling)	0603	10	±10%	nF
C8	NP0 ceramic chip capacitor, (Supply decoupling)	0603	33	±5%	pF
C9	X7R ceramic chip capacitor, (AREF filtering)	0603	1	±10%	nF
C10	X7R ceramic chip capacitor, (AREF filtering)	0603	100	±10%	nF
C11	X7R ceramic chip capacitor	0603	10	±10%	nF
C12	NP0 ceramic chip capacitor, (Antenna tuning)	0603	3.9	±0.1	рF
C13	NP0 ceramic chip capacitor, (Antenna tuning)	0603	4.7	$\pm 0.1$	pF
C14	NP0 ceramic chip capacitor, (Antenna tuning)	0603	5.6	$\pm 0.1$	pF
C15	NP0 ceramic chip capacitor, (Antenna tuning)	0603	27	±5%	pF
C16	NP0 ceramic chip capacitor, (Antenna tuning)	0603	27	±5%	pF
R1	0.1W chip resistor, (Crystal oscillator bias)	0603	1	±5%	МΩ
R2	0.1W chip resistor, (Reference bias)	0603	22	±1%	kΩ
R3	0.1W chip resistor	0603	1	±10%	kΩ
R4	0.1W chip resistor, (MISO pull-down)	0603	47	±10%	kΩ
R5	0.1W chip resistor, (EECSN pull-up)	0603	47	±10%	kΩ
R6	0.1W chip resistor	0603	100	±10%	kΩ
U1	nRF9E5 Transceiver	QFN32L/5x5			
U2	4 kbyte serial EEPROM with SPI interface	SO8	2XX320		
X1	Crystal (see chapter 7.1), C <sub>L</sub> =12pF	LxWxH = 4.0x2.5x0.8	16	±60ppm	MHz

表 74 推荐的外围元件,环形天线差分连接(868MHZ)

#### 21.2 PCB 板面设计实例,环形天线的差分连接


图 36 是原理图 35 的 PCB 布局,使用了 1.6mm 厚度的 FR-4 双面板。在 PCB 板的顶层和底层各有一个铺铜面。顶层和底层的铺铜面是通过过孔相连的,在天线的下面没有铺铜。




底面没有元件

a) 顶部丝印层







c) 顶部视图

d) 底部视图

图 36 nRF9E5 的 PCB 版面设计实例,差分连接的环形天线

#### 21.3 单端连接的 50Ω 阻抗天线

图 37 nRF9E5 应用原理图,单端连接的 50Ω 天线通过使用差分的单端匹配网络






图 37 nRF9E5 应用原理图,单端连接的 50Ω 天线




Component	Description	Size	Value	Tol.	Units
C1	NP0 ceramic chip capacitor, (Crystal oscillator)	0603	22	±5%	pF
C2	NP0 ceramic chip capacitor, (Crystal oscillator)	0603	22	±5%	pF
C3	NP0 ceramic chip capacitor, (PA supply decoupling)	0603		±5%	F
	@ 433MHz		180		pF
	@ 868		33		
~.	@ 915MHz	0.000	33		-
C4	X7R ceramic chip capacitor, (PA supply decoupling)	0603	3.3	±10%	nF
C5	NP0 ceramic chip capacitor, (Supply decoupling)	0603	33	±5%	pF
C6	X7R ceramic chip capacitor, (Supply decoupling)	0603	4.7	±10%	nF
C7	X7R ceramic chip capacitor, (Supply decoupling)	0603	10	±10%	nF
C8	NP0 ceramic chip capacitor, (Supply decoupling)	0603	33	±5%	pF
C9	X7R ceramic chip capacitor, (AREF filtering)	0603	1	±10%	nF
C10	X7R ceramic chip capacitor, (AREF filtering)	0603	100	±10%	nF
C11	X7R ceramic chip capacitor	0603	10	±10%	nF
C12	NP0 ceramic chip capacitor, (Impedance matching)	0603	10	. 50.4	pF
	@ 433MHz @ 868		18 3.9	±5%	
	@ 915MHz		3.9	<±0.25pF	
C13	NP0 ceramic chip capacitor, (Impedance matching)	0603	3.7	<±0.25pF	pF
CIS	@ 433MHz	0003	18	±5%	pr
	@ 868		3.9	<±0.25pF	
	@ 915MHz		3.9	<±0.25pF	
C14	NP0 ceramic chip capacitor, (Impedance matching)	0603	Not fitted	Ф.25рг	pF
C15	NP0 ceramic chip capacitor, (Impedance matching)	0603			pF
	@ 433MHz		6.8	±5%	1-
	<u>@</u> 868		33	±5%	
	@ 915MHz		33	±5%	
C16	NP0 ceramic chip capacitor, (Impedance matching)	0603			pF
	@ 433MHz		Not fitted		
	@ 868		Not fitted		
T 1	@ 915MHz	0603	Not fitted	1.507	-11
L1	Chip inductor, (Impedance matching)  @ 433MHz: SRF> 433MHz	0003	12	±5%	nΗ
	@ 868MHz: SRF> 868MHz		12		
	@ 915MHz: SRF> 915MHz		12		
L2	Chip inductor, (Impedance matching)	0603			nН
	@ 433MHz: SRF> 433MHz		39	±5%	
	@ 868MHz: SRF> 868MHz		12	±5%	
	@ 915MHz: SRF> 915MHz		12	±5%	
L3	Chip inductor, (Impedance matching)	0603			nΗ
	@ 433MHz: SRF> 433MHz		39	±5%	
	@ 868MHz: SRF> 868MHz		12	±5%	
	@ 915MHz: SRF> 915MHz		12	±5%	
R1	0.1W chip resistor, (Crystal oscillator bias)	0603	1	±5%	ΜΩ
R2	0.1W chip resistor, (Reference bias)	0603	22	±1%	kΩ
R3	0.1W chip resistor	0603	1	±10%	kΩ
R4	0.1W chip resistor, (MISO pull-down)	0603	47	±10%	kΩ
R5	0.1W chip resistor, (EECSN pull-up)	0603	47	±10%	kΩ
R6	0.1W chip resistor	0603	100	±10%	kΩ
U1	nRF9E5 Transceiver	QFN32L/5x5			
U2	4 kbyte serial EEPROM with SPI interface	SO8	2XX320		
X1	Crystal (see chapter 7.1), C <sub>L</sub> =12pF	LxWxH =	16	±30ppm	MHz
		4.0x2.5x0.8			

表 75 推荐的外围元件,单端连接的 50Ω 阻抗天线

# 21.4 PCB 板面设计实例,单端连接的 $50\Omega$ 阻抗天线

图 38 是原理图 37 的 PCB 布局,使用了 1.6mm 厚度的 FR-4 双面板。在 PCB 板的顶层和底层各有一 个铺铜面。顶层和底层的铺铜面是通过过孔相连的,在天线的下面没有铺铜。





a) 顶部丝印层



c) 顶部视图

底面没有元件

b) 底部丝印层



d) 底部视图

图 38 PCB 板面设计实例,单端连接的 50Ω 阻抗天线

#### 21.5 配置成 nRF905 芯片

nRF9E5 很容易配置成 nRF905。上电时,下载程序之前, 如果在第一个 10ms 期间 MISO 被设置为低,则微控制器将其自身配置为 nRF905 模式。此时所有引脚都是作为 nRF905 芯片引脚使用的。

#### 22 最大范围

供电电压:

VDD.....-0.3V~+3.6V

VSS......0V

输入电压

V<sub>1</sub>.....-0.3V~VDD+0.3V

输出电压

V<sub>0</sub>.....-0.3V~VDD+0.3V

总功耗

温度

工作温度.....-40℃~+85℃

存储器温度.....-40℃~+125℃

注意:若超出上述极限值可能对元器件有损害。

# 23 名词术语



Term	Description
ADC	Analog to Digital Converter
AM	Address Match
BOM	Bill Of Material
CD	Carrier Detect
CLK	Clock
CRC	Cyclic Redundancy Check
CSN	SPI Chip Select Not
DR	Data Ready
GFSK	Gaussian Frequency Shift Keying
GPIO	General Purpose Input Output
ISM	Industrial-Scientific-Medical
ksps	kilo Samples per Second
MCU	Micro Controller Unit
MISO	SPI Master In Slave Out
MOSI	SPI Master Out Slave In
PWM	Pulse-Width Modulation
PWR_DWN	Power Down
PWR_UP	Power Up
RAM	Random Access Memory
ROM	Read Only Memory
RTC	Real Time Clock
RX	Receive
SCK	SPI Serial Clock
SPI	Serial Programmable Interface
STBY	Standby
TRX_EN	Transmit/Receive Enable
TX	Transmit
TX_EN	Transmit Enable
UART	Universal Asynchronous Receiver Transmitter
XTAL	Crystal

表 76 名词术语



#### 24 声明

数据手册状况	
目标产品规范	这本手册包含产品开发的项目规范
初级 产品	这本手册包含初级数据,后增加的数据 Nordic 将在以后出版。
规范	
产品规范	这本手册包最终的产品规范,为了改进设计和提供最好的产
	品,Nordic 保留随时更改的权利,并不另行通知。
极限参数值	
强行超过上面的一项或多项机	及限参数值将导致器件的永久性损坏。这些仅仅是重点额定数
据,不含在这些参数工作的情况	兄和说明书中有些章节给出的其它任何条件下超过这些参数工
作的情况。长期工作于这些极	限值将影响器件的可靠性。

为了改进产品的可靠性,功能或设计,Nordic 保留随时更改的权利,并不另行通知。对超出这里所述的任何应用,产品或设计,Nordic 不承担任何责任。

# 生命用品应用

应用信息

这些器件不是为应用在生命用品,设备或系统而设计的。这些产品的故障有可能对人身造成伤害。 Nordic 的客户使用或销售应用在这些领域的产品,他们需自己冒险并同意由于不合适的使用或销售而对 Nordic 所造成的损害进行全部的赔偿。

产品说明书修订日期: 21.01.2005 数据手册编号: 210105nRF9E5

所有权利保留。没有版权所有者的预先书面许可,部分或整体的仿制品都是不允许的。

给出应用信息的地方,仅仅是参考,而不是规范的一部分。